Mos管 G 极寄生震荡： G 极必须有驱动电阻才行，否则会有很大的震荡，造成上下桥臂直通。 MOS管用的很广，很想掌握其用法。但一直未找到理想的资料。 看了不少电路，即使是 IC 驱动的MOS管，其栅极至少串接了一只电阻(虽然 IC 的资料中说可直接驱动MOS).即便是同一型号的MOS，在同一种电路中，不同的设计者选用的电阻也不同。甚至还有在栅极对地之间加一只电阻。 那么我想说的是：1.既然 IC 可以直接驱动MOS，IC 到 MOS之间为什么还要串一电阻呢？该电阻如何确定？ 2.栅极对地之间加一电阻有什么作用？如何确定？ 希望了解这方面的朋友不吝赐教！ A:栅极回路中串联一只电阻通常用来防止可能出现的高频自激振荡 栅极与地之间接一只阻值较大的电阻是栅偏压电阻。 B:彻底明白需要懂得史密斯圆图 １，防止自激不是说在栅极回路串一个就行的，因为它仅是输入电路满足不自激条件 ２，在栅极串联或并联一个使输入满足，同时还要在输出串或并联一个电阻，所以输入任意一种加上输出任意一种就可满足条件，这样就有四种组合一共 具体确定方法在史密司圆图上定．再具体的你看射频电路设计原理 我们在应用 MOS 管和设计 MOS 管驱动的时候，有很多寄生参数，其中最影响 MOS 管开关性能的是源边感抗。寄生的源边感抗主要有两种来源，第一个就是晶圆 DIE 和封装之间的Bonding 线的感抗，另外一个就是源边引脚到地的PCB 走线的感抗（地是作为驱动电路的旁路电容和电源网络滤波网的返回路径）。在某些情况下，加入测量电流的小电阻也可能产生额外的感抗。 我们分析一下源边感抗带来的影响： 1.使得 MOS 管的开启延迟和关断延迟增加 由于存在源边电感，在开启和关段初期，电流的变化被拽了，使得充电和放电的时间变长了。同时源感抗和等效输入电容之间会发生谐振（这个谐振是由于驱动电压的快速变压形成的，也是我们在 G 端看到震荡尖峰的原因），我们加入的门电阻Rg 和内部的栅极电阻Rm 都会抑制这个震荡（震荡的Q 值非常高）。 我们需要加入的优化电阻的值可以通过上述的公式选取，如果电阻过大则会引起 G 端电压的过冲（优点是加快了开启的过程），电阻过小则会使得开启过程变得很慢，加大了开启的时间（虽然 G 端电压会被抑制）。 园感抗另外一个影响是阻碍 Id 的变化，当开启的时候，初始时 di/dt 偏大，因此在原感抗上产生了较大压降，从而使得源点点位抬高，使得 Vg 电压大部分加在电感上面，因此使...
