XILINX FFT IP 核介绍与测试 2013-05-27 00:50:52| 分类： Verilog HDL | 标签：hdl fpga xilinx ip |举报|字号 订阅 FFT 算法是计算DFT 的高效算法。算法最初由J.W.Cooley 和J.W.Tukey于1965年提出，之后又有新的算法不断涌现，总的来说发展方向有两个：一是针对N 等于2的整数次幂的算法，如基2算法、基4算法和分裂基算法等； 另一个是N 不等于2 的整数次幂的算法，如素因子算法、Winograd 算法等。其中基2算法是目前所常用的FFT 算法，其核心思想是将N 点的序列逐次分解为(N-1)/2点，最后分解为2点DFT 进行计算，从而消除DFT 中大量的重复运算。 FFT 算法可从时域或频域对序列进行分解： ①时间抽取法(DIT)，即直接将序列x(n)按奇、偶逐次分成奇数子序列和偶数子序列，然后通过计算子序列的DFT 来实现整个序列的DFT； ② 频率抽取法(DIF)，即将频域X(k)的序号k 按照奇、偶逐次分解成偶数点子序列和奇数点子序列，然后计算子序列的DFT，得到整个频域内的DFT。 时间抽取法和频率抽取法的计算复杂程度和所需要的计算量都是相同的，且由两种方法不同的分解形式可知：时间抽取法需要对输入数据序列x(n)进行重新排序，频率抽取法需要对输出数据序列X[k]进行进行排序。 目前FFT 算法已经广泛应用于数字信号处理、图像处理、石油勘探和地震预测等众多领域。与此同时，为了便于FFT 算法在工程实践中的应用，各大 FPGA 生产商也都纷纷推出了具有相关功能的 IP 模块库。其中由Xilinx 公司研发的 IP 核 Fast Fourier Transform V7.1提供了 FFT 算法多种可选的计算参数、结构、数据输入输出流的顺序方式，可以根据用户的需求方便地实现 FFT 算法。 2 Xilinx FFT IP 核功能实现 Xilinx IP 核功能是基于复杂系统功能的硬件描述语言(HDL)设计文件，这些验证的功能对于所有的 Xilinx FPGA 器件的结构都能够达到最优化，且提供硬件描述语言(VHDL,Verilog)的功能仿真模型，可以在标准EDA 仿真工具中进行设计和调试。 Xilinx FFT IP 核 V7.1是 Xilinx 公司配套其 FPGA 开发工具 ISE14.1推出的，其最大的系统时钟频率达到了550MHz，最大的数据吞吐量达到550MSPS，最高可进行65536点的 FFT 运算，最大输入数据和相位因子位宽为34bit，支持所有的主流 Xilinx FPGA 芯片。同时，Xilinx FFT IP 核 V7.1可以实现变换长度为 N 点实数或复数形式的 FFT 变换及 FFT逆变换(IFFT)，N...
