实 验 报 告 课程名称： 数字电路实验 第 8 次实验 实验名称： 同步时序电路逻辑设计 实验时间： 2 0 1 2 年 5 月 2 9 日 实验地点： 组号 学号： 姓名： 指导教师： 评定成绩： 《数字电路与系统设计》实验指导书 1 一、实验目的： 1．掌握同步时序电路逻辑设计过程
2．掌握实验测试所设计电路的逻辑功能
3．学习 EDA 软件的使用
二、实验仪器： 序号 仪器或器件名称 型号或规格 数量 1 逻辑实验箱 1 2 万用表 1 3 双踪示波器 1 4 74LS194 1 5 74LS112 1 6 74LS04 1 7 74LS00 1 8 74LS86 1 9 74LS10 1 三、实验原理： 同步时序电路逻辑设计过程方框图如图 8-1 所示
设计要求 状态转移图 状态转移表 状态化简 状态分配 选择触发器 激励方程、输出方程 逻辑电路 《数字电路与系统设计》实验指导书 2 图8 -1 其主要步骤有： 1 ．确定状态转移图或状态转移表 根据设计要求写出状态说明，列出状态转移图或状态转移表，这是整个逻辑设计中最困难的一步，设计者必须对所需要解决的问题有较深入的理解，并且掌握一定的设计经验和技巧，才能描绘出一个完整的、较简单的状态转移图或状态转移表
2 ．状态化简 将原始状态转移图或原始状态转移表中的多余状态消去，以得到最简状态转移图或状态转移表，这样所需的元器件也最少
3 ．状态分配 这是用二进制码对状态进行编码的过程，状态数确定以后，电路的记忆元件数目也确定了，但是状态分配方式不同也会影响电路的复杂程度
状态分配是否合理需经过实践检验，因此往往需要用不同的编码进行尝试，以确定最合理的方案
4 ．选择触发器 通常可以根据实验室所提供的触发器类型，选定一种触发器来进行设计，因为同步时序电路触发器状态更新与时钟脉冲同步，所以在设计时应尽量采用同一
