数字电子课程设计实验报告 数字钟是采用数字电路实现“时”、“分”、“秒”数字显示的计时装置。钟表的数字化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。因此，研究数字钟及扩大其应用，有着非常现实的意义。 一、设计目的 1）掌握数字钟的设计、组装与调试方法。 2）熟悉集成电路的使用方法。 二、设计任务与要求 1）时钟显示功能，能够以十进制显示“时”、“分”、“秒”。 2）具有校准时、分的功能。 3）整点自动报时，在整点时，便自动发出鸣叫声，时长 1s。 三、数字钟的基本原理及电路设计 一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。数字钟的整机逻辑框图如下： 数字钟整机逻辑图 1）振荡器 振荡器可由晶振组成，也可以由 555 定时器组成。下图是由 555 定时器构 成的 1KHZ的自激 振荡器，其原理是0.7(2R3+R4+R5)C4=1ms，f=1/t=1KHZ。 下图为 555 定时器产生频率 为 1KHZ 信号的电路 译 码 显 示 电 路时计数器分计数器秒计数器校时电路报时电路多 级 分频器振荡器 分频器 计时是1HZ 的脉冲才是1S 计一次数，所以需要分频才能得到1HZ 的脉冲，如下图所示电路，是三个用十进制计数器74LS90 串联而成的分频器，分频原理是在74LS90 的输出端子中，从低位输入10 个脉冲才从高位输出1 个脉冲，这样一片74LS90 就可以起十分频的作用，三个74LS90 串联就构成了千分频的电路，输出的便是1HZ 的信号，从而达到目的。 在仿真时，1HZ 的频率太慢了，在实际中得到的时间不是1S 计数一次，所以仿真都是用函数发生器代替。 计数器 整个计数器电路由秒计数器、分计数器、时计数器串接而成。秒计数器和分计数器各自由计数。 两个十进制计数器可以形成两个六十进制计数器。 六十进制计数器 由两个十进制计数器构成的二十进制计数器的电路图 译码器 译码器由六片74LS48 组成，74LS248 驱动器是与8421BCD 编码计数器配合用的7 段译码驱动器。一片74LS248 驱动一只数码，72LS248 是集电极开路输出，为了限制数码管的导通电流 ，在72LS247的输 出 与数码管 的输 入...
