晶体管级的数字设计 CMOS 实现逻辑电路(次要,可简略带过): 1
与非门电路 下图是2 输入端CMOS 与非门电路,其中包括两个串联的N 沟道增强型MOS 管和两个并联的P 沟道增强型MOS 管
每个输入端连到一个N 沟道和一个P 沟道MOS 管的栅极
当输入端A、B中只要有一个为低电平时,就会使与它相连的NMOS 管截止,与它相连的PMOS管导通,输出为高电平;仅当A、B 全为高电平时,才会使两个串联的NMOS 管都导通,使两个并联的PMOS 管都截止,输出为低电平
因此,这种电路具有与非的逻辑功能,即 n 个输入端的与非门必须有 n 个NMOS 管串联和n 个PMOS 管并联
或非门电路 下图是2 输入端CMOS 或非门电路
其中包括两个并联的N 沟道增强型MOS 管和两个串联的P 沟道增强型MOS 管
当输入端A、B 中只要有一个为高电平时,就会使与它相连的NMOS 管导通,与它相连的PMOS 管截止,输出为低电平;仅当A、B 全为低电平时,两个并联NMOS 管都截止,两个串联的PMOS 管都导通,输出为高电平
因此,这种电路具有或非的逻辑功能,其逻辑表达式为 显然,n 个输入端的或非门必须有 n 个NMOS 管并联和n 个PMOS 管并联
比较CMOS与非门和或非门可知,与非门的工作管是彼此串联的,其输出电压随管子个数的增加而增加;或非门则相反,工作管彼此并联,对输出电压不致有明显的影响
因而或非门用得较多
异或门电路 上图为CMOS 异或门电路
它由一级或非门和一级与或非门组成
或非门的输出
而与或非门的输出L 即为输入A、B 的异或 如在异或门的后面增加一级反相器就构成异或非门,由于具有的功能,因而称为同或门
异成门和同或门的逻辑符号如下图所示
(书里介绍的主要是CMOS逻辑设计,因此在论文里补充双极晶体管的逻辑设计) 晶体管实现数字