试题区：（试题区必须与答题区同时交回，含答题纸、试题纸、草稿纸的装订试卷不能分拆） 一、单项选择题：（20分） 1． 在 VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是___C___。 A. PROCESS为一无限循环语句；敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动。 B. 敏感信号参数表中，不一定要列出进程中使用的所有输入信号； C. 进程由说明部分、结构体部分、和敏感信号三部分组成； (进程由声明语句、顺序语句、敏感信号列表组成) D. 当前进程中声明的变量不可用于其他进程。 2． 在一个 VHDL设计中 idata是一个信号，数据类型为 integer，数据范围 0 to 127，下面哪个赋值语句是正确的___C___。（信号赋值符号 <= ） A. idata := 32; B. idata <= 16#A0#; (十进制数为:10*16= 160，idata范围为 0~127) C. idata <= 16#7#E1;（十进制数为:7*16^1= 112） D. idata := B#1010#; 3． 大规模可编程器件主要有 FPGA、CPLD 两类，下列对 FPGA 结构与工作原理的描述中，正确的是___C___。 A. FPGA 是基于乘积项结构的可编程逻辑器件； （FPGA 芯片基于查找表的可编程逻辑结构） B. FPGA 是全称为复杂可编程逻辑器件； (FPGA 现场可编程逻辑门阵列，CPLD才是 复杂可编程逻辑器件) 题 目 一 二 三 四 五 六 七 八 总分 标准分数 2 0 3 0 2 0 1 0 2 0 1 0 0 实得分数 评卷人 第2 页 C. 基于SRAM的FPGA器件，在每次上电后必须进行一次配置； D. 在Altera公司生产的器件中，MAX7000系列属FPGA 结构。 （MAX7000系列属CPLD结构） 4． 进程中的变量赋值语句，其变量更新是___A___。 (变量（v ariable）是立即完成的，信号（signal）有延时) A. 立即完成； B. 按顺序完成； C. 在进程的最后完成； D.都不对。 5． VHDL 语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述___D___。（结构体实现 实体的功能，通过对实体的逻辑功能进行描述） A. 器件外部特性； B. 器件的综合约束； C. 器件外部特性与内部功能； D. 器件的内部功能。 6． CASE语句是___A___。（case 语句时顺序语句中最重要最常用的顺序语句） A. 顺序语句 B. 并行语句 C. 其它 D.组合逻辑控制电路语句 7． LIBRARY ___A___; --库的声明 USE IEEE.STD_LOGIC_1164...
