I下载后可任意编辑 基于 FPGA 的电子钟设计 摘 要VHDL 是 Very High Speed Integrated Circuit Hardware Description Language 的缩写,意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计,它有独特的作用。它的硬件描述能力强,能轻易的描述出硬件的结构和功能。这种语言的应用至少意味着两种重大的改变：电路的设计竟然可以通过文字描述的方式完成；电子电路可以当作文件一样来存储。随着现代技术的进展,这种语言的效益与作用日益明显,每年均能够以超过 30%的速度快速成长。这次设计的内容是在简要介绍了 VHDL 语言的一些基本语法和概念后,进一步应用 VHDL 设计一个电子钟,最后通过仿真出时序图实现预定功能。电子钟的时间显示用到了七段数码管的电路设计,内部的时间控制输出则用到了各种设计,包括：时钟分频模块、计时模块、按键模块和显示模块四个部分。关键词 VHDL 电子钟 七段显示器 FPGA下载后可任意编辑目 录摘 要................................................................................................................................I1 前 言.............................................................................................................................11.1 选题的目的和意义.......................................................................................11.2 FPGA 技术的介绍.........................................................................................11.3 VHDL 简介......................................................................................................22 系统总体设计方案..................................................................................................42.1 电子钟功能概述............................................................................................42.2 电子钟外观......................................................................................................43 系统程序设计............................................................................................................53.1 共享组件与程序包的设计说明................................................................53.1.1 my_pkg 组件包程序代码...
