同步FIFO的设计与实现

同步缓冲器(FIFO )的设计与实现 姓名： 学号：0 1 2 0 0 4 0 2 2 1 0 2 班级：2 0 1 0 级测控 1 班 院系：控制系 专业：测控技术与仪器 同组人姓名： （说明：我们三个人前面的报告部分是一样的，因为课设基本是三个人商议完成，所以就感觉报告部分没什么不同的就只写了一份报告） 2 目 录 1 原理与系统设计 ..................................................................................... 3 2 设计思想 .................................................................................................. 4 3 源码与注释.............................................................................................. 5 4 仿真 ........................................................................................................ 1 2 5 综合 ........................................................................................................ 1 5 6 心得体会与建议 ................................................................................... 1 9 3 1 原理与系统设计 FIFO（First In First Out）——是一种可以实现数据先入先出的存储器件。FIFO就像一个单向管道，数据只能按固定的方向从管道一头进来，再按相同的顺序从管道另一头出去，最先进来的数据必定是最先出去。FIFO被普遍用作数据缓冲器。 FIFO的基本单元是寄存器，作为存储器件，FIFO的存储能力是由其内部定义的存储寄存器的数量决定的。本题中所设计的是同步 FIFO（即输出输入端时钟频率一致），异步复位，其存储能力为（16x8），输出两个状态信号：full与empty，以供后继电路使用。 根据系统要求，画出的系统框图，如图 1所示 FIFO同步缓冲器clockreset读控制信号写控制信号inputfullemptyoutput 图 1同步 FIFO框图 端口说明： 输入：in_data: 输入数据端口，位宽为8位； read_n: 读使能端，当 read_n=0 时，可以读出数据； write_n: 写使能端，当 write_n=0 时，可以写入数据； clock: 时钟信号， 在时钟的正边沿进行采样； reset_n: 复位信号，当 reset_n=0 时，计数器及读写都被清零（即：读写地址指针都指向 0） 输出：out_data: 输出数据端口，位宽为 8 位;； full：FIFO 状态信号，当 full=1 时，表明该 FIFO 存储器已...