数字逻辑试卷及答案0VIP专享

精品文档---下载后可任意编辑《数字电路与逻辑设计》模拟试卷 1试题卷注意： 1.试卷保密，考生不得将试卷带出考场或撕页，否则成绩作废。请监考老师负责监督。2.请各位考生注意考试纪律，考试作弊全部成绩以零分计算。3.本试卷满分 100 分，答题时间为 90 分钟。4.本试卷分为试题卷和答题卷，所有答案必须答在答题卷上，答在试题卷上不给分。 一、单项选择题(本大题共 10 小题，每小题 2 分，共 20 分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。1. 下列四个数中，最大的数是 。[A] (AF)16[B] (0010)8421BCD[C] ()2[D] (198)102. 触发器有两个稳态，存储 8 位二进制信息要 个触发器。3. 下列门电路属于双极型的是 。4. 对于钟控 RS 触发器，若要求其输出“0”状态不变，则输入的 RS 信号应为 。5. 以下各电路中， 可以产生脉冲定时。[A] 2[B] 8[C] 16 [D] 32[A] OC 门 [B] PMOS[C] NMOS[D] CMOS[A] RS=X0 [B] RS=0X [C] RS=X1 [D] RS=1X精品文档---下载后可任意编辑[A] 多谐振荡器[B] 单稳态触发器[C] 施密特触发器[D] 石英晶体多谐振荡器6. 下列逻辑电路中为时序逻辑电路的是 。7. 同步时序电路和异步时序电路比较，其差异在于后者 。[A] 没有触发器[B] 没有统一的时钟脉冲控制[C] 没有稳定状态[D] 输出只与内部状态有关8. 当用专用输出结构的 PAL 设计时序逻辑电路时，必须还要具备有 。9. 当用异步 I/O 输出结构的 PAL 设计逻辑电路时，它们相当于 。[A] 组合逻辑电路[B] 时序逻辑电路[C] 存储器[D] 数模转换器10. 要构成容量为 4K×8 的 RAM，需要 片容量为 256×4 的 RAM。二、多项选择题(本大题共 5 小题，每小题 3 分，共 15 分)在每小题列出的四个选项中有二至四个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。多选、少选、错选均无分。11．逻辑变量的取值１和０可以表示： 。[A]开关的闭合、断开；[B]电位的高、低；[A] 变量译码器[B] 加法器[C] 数码寄存器[D] 数据选择器[A] 触发器[B] 晶体管[C] MOS 管[D] 电容[A] 2[B] 4[C] 8[D] 32精品文档---下载后可任意编辑[C]真与假；[D]电流的有、无；12．在何种输入情况下，“或非”运算的结果是逻辑 0。 。[A]全部输入是 0；[B]全部输入是 1；[C]任一输入为 0，其他输入为 1； [D]任一输入为...