第10章_局部总线控制器(mpc83xx的中文手册)上册VIP专享

Local bu s 本章介绍了局部总线控制器（LBC）模块。介绍LBC的外部信号和内存映射寄存器，以及通用片选机制（GPCM）、同步DRAM（SDRAM）机和用户可编程机（UPM）。最后，包括初始化和应用信息一节，其中有许多关于使用的特色的例子。 1 0 .1 绪论 图 10-1 是 LBC 的功能结构图，它支持三个接口：GPCM，UPM 和SDRAM。 图 10-1. 局部总线控制器结构图 10.1.1 概述 LBC 的主要部分是存贮器控制器，该控制器提供了到多种类型存贮设备和外部设备的无缝接口。该控制器负责控制八个存贮体(bank)，这八个存贮体由一个高性能的SDRAM、一个 GPCM 和可多达三个的UPMs所共享。因此它支持到 SDRAM、SRAM、EPROM、flash EPROM、可突发 RAM、常规 DRAM 设备、扩展数据输出 DRAM 设备和其他一些外部设备的最小粘结逻辑接口。外部地址锁存信号（LALE）允许地址和数据信号的多路复用，减少信号数量。 LBC 还包括许多数据校验和保护特性，例如数据奇偶的生成和校验、写保护和一个总线监控器以确保每个总线周期在用户指定的时间内结束。 1 0 .1 .2 特性 LBC 主要包含以下几个方面的特性： • 拥有八个存贮体 —带屏蔽的32 位地址译码 —可变存贮块大小（32K 字节到 2G 字节） —基于存贮体的控制信号生成的选择 —基于存贮体激活的数据缓冲控制 —大事务的自动分段 —用于单访问的奇偶校验，包括读-修改-写（RMW）校验 —写保护能力 —奇偶字节选择 • SDRAM机 —向符合JEDEC标准的SDRAM设备的无缝连接提供控制功能和信号 —支持每个设备多达4个的并发打开页面 —支持32位、16位和8位端口大小的SDRAM —支持外部的地址 和/或 命令线缓冲 • 通用片选机（GPCM） —与 SRAM、EPROM、FEPROM 和外部设备兼容 —系统复位时可用的全局（引导）片选 —引导片选支持8位，16位或32位的设备 —最小可以3 个时钟周期访问外部设备 —4个字节写允许信号（ LW E [0:3]） —输出允许信号（ LOE ） —外部访问终止信号（ LGTA ） • 三个用户可编程机（UPM） —基于可编程阵列机控制外部信号的定时，其精度最多可达外部总线时钟周期的四分之一 —在内部主控器请求单拍的或者突发读写访问时运行用户特定的控制信号模式 —UPM刷新定时器运行用户特定的控制信号模式，以支持刷新 —软件可以启动用户特定的控制信号模式 —可把每个UPM定义为支持64，128，256，512K字节和1，2，4，8，16，32，64，128...