局部总线控制器（LBC）允许实现具有特定定时要求的存贮器系统
· SDRAM 器提供了到使用存贮体交叉和连续页面模式的SDRAM 接口，通过一条复用的地址/数据总线实现高性能
生成总线时钟的内部DLL 保证电路板设计时数据上升沿性能的改善
· GPCM 为较为简单、性能较低的存贮器和内存映射设备提供接口
由于不支持突发，所以它具有较低的性能
所以，GPCM 控制的存贮体主要用于引导装入和访问低性能的内存映射的外设
· UPM 支持刷新定时器，外部总线的地址复用和产生可编程的行地址和列地址选通控制信号，允许到 DRAM 的、突发 SRAM 和几乎其他所有类型外设的最小粘合接口
UPM 可以用来产生灵活的、用户定义的控制存贮设备的控制信号的定时模式
这些模式定义了读、写、突发读或突发写期间的外部控制信号的行为
还可以使用刷新定时器周期地启动用户定义的刷新模式
图 10-20
LBC 中的存贮控制器的基本操作 可以把每个存贮体（片选）通过其基址寄存器中的机器选择位（BRn[MSEL]）分配给这三种机器的任何一个，如图 10-20 所示
如果存贮体匹配，对应的机器（GPCM、SDRAM或 UPM）就掌管控制访问的外部信号，并一直保持控制直到操作结束
1 基本系统结构 下面几个小节介绍 LBC 的基本系统结构
1 地址和地址空间检查 将已定义的基址写入BRn 寄存器，将对应的地址掩码写入ORn 寄存器
每当请求访问局部总线时，将内部事务的地址与每一个存贮体进行比较
该地址由 ORn[BA]和 ORn[AM]屏蔽，通过将该地址的19 个最高有效位与每个存贮体的基址进行比较来译码地址
如果与一个存贮控制器存贮体匹配，那么就使用由该存贮体的BRn 和 ORn 所定义的属性控制存贮器的访问；如果与多个存贮体匹配，那么编号最小的存贮体处理存贮
