一种高性能的 CMOS 电压比较器设计作者：苟欣来源：《电子技术与软件工程》2016 年第 12 期设计一种高性能的电压比较器，该比较器采用两级放大电路和推挽输出级电路，应用差分放大电路减少共模干扰，应用共源共栅电路减少失调电压，应用推挽输出级电路提高输出驱动能力。在Cadence 环境下基于 TSMC0.18ymCMOS 工艺下完成电压比较器的设计。仿真得到比较器的增益为92.123dB，带宽为 10MHz,上升延时为 913ps，下降延时为 754ps,失调电压为 1500，功耗为0.289mW，版图面积为 29.56gmx25.68 卩 m。它具有高增益、低失调电压、低功耗等特点,可用于高精度测时电路中。【关键词】电压比较器高增益低功耗失调电压模拟集成电路中比较器是一个基本模块，广泛应用于模拟信号到数字信号的转换。在 A/D 转换器中,电压比较器的增益,带宽,功耗,失调电压的特性严重影响整个转换器的转换速度和精度，传统的电压比较器采用多级结构，使用输入失调存储技术（IOS）和输出失调存储技术（OOS）对失调电压进行消除，增加了电路结构的复杂度和功耗，芯片面积也越来越大。但随着应用速度越来越高，功耗要求越来越低，IOS 和 OOS 要求放大器有足够高的增益和带宽,这些因素对于其发展有一定的制约作用。本文设计的电压比较器电路结构简单,采用了两级放大结构,前级放大采用差分放大电路,利用差分电路抑制共模信号的干扰,提高了共模抑制比,减少了信号中噪声的干扰,第二级放大采用共源共栅电路对失调电压进行了很好的控制，使电路的失调电压达到 150gV，输出级采用推挽输出电路提升了输出的驱动能力,整个比较器的功耗非常低,芯片整个面积仅为 29.56gmx25.68gm。该比较器设计主要用于高精度时间测量芯片中，通过比较器产生一^低延时的门控信号,对于整个时间测量电路达到一个精准的控制。通过仿真结果得知,该电压比较器满足应用需求。1 电压比较器结构如图 1 所示为 CMOS 电压比较器原理图，该比较器由偏置电路、差分放大器、共源放大器和推挽级输出电路组成。其中，M1 管和 M2 管组成偏置电压电路，为差分放大器和共源放大器提供偏置电压。通过调节 M1 管和 M2 管的宽长比，让差分放大器和共源放大器得到合适的工作电流，合理设计差分放大器和共源放大器，主要考虑输入失调电压、输入共模范围、输出信号的增益和带宽的影响，设计出一个性能最优的比较器电路。M10 管和 M11 管组成一个推挽输出级电路，提升输出信号的驱动能力，为了能更好的和...
