电子秒表系统设计

《VHDL 语言》课程设计设计题目：电子秒表系统设计 系 别：电子通信工程系姓 名： 武 志 伟 组 员：吴金彪 张向往 班 级： 医 电 051 学 号： 050411125 指导老师： 石 新 峰 成绩： 设计时间：2007 年 12 月 7 日目录 前言…………………………………………………………………1 一、设计任务及要求……………………………………………2二、方案论证……………………………………………………3 三、设计总体框图………………………………………………4四、硬件电路设计与程序设计………………………………5五、编译仿真……………………………………………………6 六、心得体会………………………………………………………7参考文献:……………………………………………………………8前 言 秒表计时器常常用于体育竞赛及各种其他要求有较精确时间的各领域中。其中启/停开关的使用方法与传统的机械计时器相同，即按一下启/停开关，启动计时器开始计时，再按一下启/停开关计时终止。而复位开关可以在任何情况下使用，即使在计时过程中，只要按一下复位开关，计时应立即终止，并对计时器清零。本文是主要是用 CPLD 的一些知识简单的设计秒表的过程。 一、设计任务及要求1. 设计数码管显示的秒表。2. 能够准确的计时并显示。3. 开机显示 00.00.00。4. 用户可以随时清零、暂停、计时。5. 最大记时 59 分钟，最小精确到 0.01 秒。二、方案论证方案一 采纳 8051IP 核设计。用 FPGA 构成一个 8051 单片应用系统具有如下优缺点：1、拥有标准 8051 完全兼容的指令系统的 CPU；2、256 字节内部 RAM；3、4K 字节程序 ROM；4、每一此编译下载后都能根据需要更新 ROM 中的程序，所以该单片机的实现和使用如同 89C51/52 一样方便。缺点：1. 设计烦琐可以直接用 8051 单片机代替。2. 程序复杂。方案二 采纳芯片 EP1C12Q240C8、共阴七段数码管、按键开关、发光二极管设计。EP1C12Q240C8 是 Cyclone 器件,Cyclone 可以最多支持 129 个通道的 LVDS 和RSDS。Cyclone 器件的 LVDS 缓冲器可以支持最高达 640Mbps 的数据传输速度。与单端的 I/O 口标准相比，这些内显置于 Cyclone 器件内部的 LVDS 缓冲器保持了信号的完整性，并且有更低的电磁干扰、更好的电磁兼容性（EMI）及更低的电源功耗。采纳此芯片设计简单,不需要用汇编语言编写程序,直接用 VHDL 编写即可以. 缺点...