学校代码 10126 学号 01161030 分 类 号 TP 密级 公开 本科毕业论文（设计）万年历设计和实现学 院 、 系 鄂 尔 多 斯 学 院 电 子 信 息工 程 系 专 业 名 称 自 动 化 年 级 20XX 级 学 生 姓 名 张 文 博 指 导 老 师 王 俊 林 20XX 年 6 月 8 日万 年 历 设 计 和 实 现摘 要本设计为一个多功效万年历，含有年、月、日、时、分、秒计数显示功效，以二十四小时循环计数，含有校对功效。本设计实行EDA技术，以硬件描述语言verilog HDL 和VHDL为系统逻辑描述手段设计文件，在Quartus II 工具软件环境下，实行自顶向下设计方法，由各个基础模块共同构建了一个基于KH-310开发工具万年历。系统主芯片实行EP1C12Q240C8 ，由主程序和BCD 模块组成。经编译和仿真所设计程序，在可编程逻辑器件上下载验证，本系统经过控制能够完成年、月、日和时、分、秒分别显示，由按键输入进行数字钟校时、切换、扫描功效。关键字：VHDL Verilog HDL EDA 万年历 目 录1绪论....................................................................................................................1 1.1 选 题 背 景 ...................................................................................................1 1.2课 题 相 关 技 术 进 展 ..............................................................................1 1.3 课 题 讨 论 必 需 性 ..................................................................................2 1.4课 题 讨 论 内 容 ............................................................................32 EDA技 术 .................................................................................................4 2.1 EDA 概 述 .....................................................................................4 2.2什 么 是 EDA...................................................................................4 2.3 EDA 特 点 ...................................................................................53 FPGA介 绍 ................................................................................................7 3.1 FPGA...
