邯郸学院本科毕业论文题 目 基于FPGA的IIR滤波器设计作 者 指导老师副教授年 级 2025级专 业 电子信息工程二级学院 信息工程学院邯郸学院信息工程学院2025 年 5 月郑重声明本人的毕业论文（设计）是在指导老师郭红俊的指导下独立撰写完成的
毕业论文（设计）没有剽窃、抄袭、造假等违反学术道德、学术法律规范和侵权的行为，本人同意承担由此产生的各种后果，直至法律责任，并同意通过网络接受公众的监督
特此郑重声明
毕业论文（设计）作者（签名）： 年 月 日摘 要 在现代电子系统中，可编程逻辑器件和EDA技术得到了飞速进展
基于FPGA的信号处理器在科学和工程技术等许多领域中得到了广泛的应用，其中现代数字信号处理系统的重要组成部分是数字滤波器
无限长单位冲激响应（IIR）数字滤波器是非常重要的一类滤波器，与有限长单位冲激响应（FIR）数字滤波器相比，IIR能够以较低的阶次获得较高的频率选择特性从而得到了广泛的应用
本论文采纳一种基于现场可编程门阵列（FPGA）的IIR数字滤波器的设计方案
首先从速度和资源方面讨论DSP算法中的加法器、乘法器、乘累加器，并讨论了基于IIR数字滤波器的相关理论知识
讨论了IIR数字滤波器的常用设计方法，并分析了各种IIR数字滤波器的实现结构等基本理论，由分析结果确定了所要设计的IIR数字滤波器的实现结构
然后基于FPGA的结构特点，讨论了IIR数字滤波器的FPGA设计与实现，并通过QuartusⅡ设计平台，采纳自顶向下的模块化设计思想，将整个IIR数字滤波器分为：时序控制、延时、补码乘加和累加四个功能模块
分别对各模块进行VHDL语言描述，并进行了仿真和综合
仿真结果表明，本设计的IIR数字滤波器运算速度较快，系数改变灵活，有较好的参考价值
关键词 数字滤波器 无限长单位冲激响应 现场可编程门阵列 VHDL硬件描述语言Based on the
