电子密码锁设计摘要：本课题设计的主要是基于CPLD/FPGA来实现电子密码锁的设计，主要包括输入、控制和输出三大模块。其中输出部分由显示缓冲器、多路选通器、显示模块、时钟发生器、扫描信号发生器组成。显示缓存器是一个存储量为16位的寄存器，它用于存储LED显示的内容。多路选通器用于从显示缓存器中选择出某一个LED的内容用于显示。扫描信号用于选择片选信号，片选信号依次并循环地选通各个LED管时钟发生器，通过对全局时钟的分频得到扫描模块所需的时钟。显示模块由七段译码器和七段显示器组成。总体上输出部分电路的设计都是基于VHDL语言来实现的。关键词：电子密码锁 FPGA 硬件描述语言 EDA目录1 引言.............................................................................................................................22 概述.............................................................................................................................42.1 MAX+PLUSⅡ 的概述........................................................................................42.1.1 设计输入........................................................................................................52.1.2 设计处理........................................................................................................62.1.3 设计校验........................................................................................................72.2 MAX+PLUS II 软件的设计流程........................................................................82.3VHDL 语言简介...................................................................................................92.3.1 CPLD/FPGA................................................................................................112.3.2 VHDL 的优点..............................................................................................123 总体设计...................................................................................................................133.1 系统框图............................................................................................................
