异或门版图设计报告VIP专享

微电子专业实验报告专业: 微电子 班级: 1001姓名: 黄 升学号:1001050120指导老师:王进军设计软件:tanner 软件实验目得与要求:1、掌握 L-edit 软件得基本设定与集成电路工艺与版图得图层关系。2、根据性能与指标要求,明确设计要求与规则。3、电路版图实现过程中电源线得走法。4、掌握 L-edit 与 S-edit 仿真环境,完成异或门得仿真。5、掌握 LVS 环境变量。异或门版图得设计方法:1、确定工艺规则。2、绘制异或门版图。3、加入工作电源进行分析。4、与 LVS 比较仿真结果。实验内容:完成 S 异或门版图设计,S 异或门原理如下,要求在 S-edit 中画出每一电路元件,并给出输入输出端口及电源线与地线。(一)异或逻辑关系式及真值表:F=A⊕B=A′B+ AB′ABF西安科技大学高新学院000011101110(二)原理图:(三)版图:(四)仿真分析:Main circuit:Module0、include“E:\ProgramFiles\tannerEDA\T-Spice10、1\models\m12_125、mdM1 N3 A Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM2 F B N3 Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM3 F N3 B Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM4 N3 A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM5 F B A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM6 F A B Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uv7 Vdd Gnd 5、0v8 B Gnd pulse(0、05、00 In In 100n 200n)v9 A Gnd pulse(0、05、00 In In 100n 400n)、tran In 800n、print tran v(A) v(B) v(F)End of main circuit:Module0上升沿 下降沿 均 10nv8 B Gnd pulse(0、05、00 10In 10In 100n 200n)v9 A Gnd pulse(0、05、00 10In 10In 100n 400n)*NODE NAMEALASES*1=Gnd(10、5,-12)*2=Vdd(12,37)*4=B(15,12)*5=A(5,13)*6=F(72,13)、include“E:\ProgramFiles\tannerEDA\T-Spice10、1\models\m12_125、mdM1 F B A Vdd PMOS L=2u W=22u $(68、5 25 70、5 30)M2 3 A Vdd Vdd PMOS L=2u W=22u $(44、5 25 46、5 30)M3 F A M4 F B Gnd NMOS L=2u W=22u $(20、5 25 22、5 30)M4 F B Gnd NMOS L=2u W=22u $(68、5 -3、5 70、5 1、5)M5 3 A Gnd Gnd NMOS L=2u W=22u $(44、5 -3、5 46、5 1、5)M6 F 3 B Gnd NMO...