数字电路实验报告实验一 组合逻辑电路分析一.试验用集成电路引脚图 74LS00 集成电路 74LS20 集成电路 四 2 输入与非门 双 4 输入与非门二.实验内容1、实验一自拟表格并记录:ABCDYABCDY000001000000010100100010010100001111011101000110010101011011011001110101111111112、实验二密码锁得开锁条件就是:拨对密码,钥匙插入锁眼将电源接通,当两个条件同时满足时,开锁信号为“1”,将锁打开。否则,报警信号为“1”,则接通警铃。试分析密码锁得密码 ABCD就是什么？U1A74LS00DU1B74LS00DU1C74LS00DU1D74LS00DU2A74LS00DU2B74LS00DU2C74LS00DU3A74LS20DX12.5 V X22.5 V VCC5VAＢＣD ABCD 接逻辑电平开关。 最简表达式为:X1=AB’C’D 密码为: 1001 表格为:ABCDX1X2ABCDX1X2000001100001000101100110001001101001001101101101010001110001010101110101011001111001011101111101三、实验体会:1、分析组合逻辑电路时,可以通过逻辑表达式,电路图与真值表之间得相互转换来到达实验所要求得目得。2、这次试验比较简单,熟悉了一些简单得组合逻辑电路与芯片 ,与使用仿真软件来设计与构造逻辑电路来求解。实验二 组合逻辑实验(一) 半加器与全加器一.实验目得1.熟悉用门电路设计组合电路得原理与方法步骤二.预习内容1.复习用门电路设计组合逻辑电路得原理与方法步骤。2.复习二进制数得运算。3.用“与非门”设计半加器得逻辑图。4.完成用“异或门”、“与或非”门、“与非”门设计全加器得逻辑图。5.完成用“异或”门设计得 3 变量判奇电路得原理图。三.元件参考依次为 74LS283、74LS00、74LS51、74LS136其中 74LS51:Y=(AB+CD)’,74LS136:Y=A⊕B(OC 门)四.实验内容1.用与非门组成半加器,用或非门、与或非门、与非门组成全加器(电路自拟) U1NOR2U2NOR2U3NOR2U4NOR2U5NOR2S C半加器U1A74LS136DU1B74LS136DU2C74LS00DR11kΩR21kΩVCC5VU3A74LS51D81121391011J1Key = AJ2Key = BJ3Key = CSi2.5 V Ci2.5 V 全加器被加数 Ai01010101加数 Bi00110011前级进位 Ci100001111与 Si01101001新进位 Ci000101112.用异或门设计 3 变量判奇电路,要求变量中 1 得个数为奇数就是,输出为 1,否则为 0、VCC5VJ1Key = AJ2Key = BJ3Key = CU1A74LS136DU1B74LS136DR11kΩX12.5 V 3 变量判奇电路输入 A00001111输入 B00110011输入 C01010101输出 L011010013.“74LS283”全加器逻辑功能测试测试结果填入下表中:被加数 A4A3A2...
