多通道并行访存接口设计与实现在片上多核系统中,多核处理器与片外存储器间数据交互频繁。片上网络通讯技术为片内多核并行计算和访存提供了条件,多核系统的多任务并行迫切需要更高的存储器接口带宽利用率,传统简单的存储器接口不能充分利用片外存储器带宽以满足片上多核并行访存的需求。本文在借鉴多进程分时共享 CPU 算法的基础上,讨论了一种适用于多核系统的用户侧多通道并行访存技术。该技术利用存储器接口两侧带宽差和时间间隙概念,实现访存任务在 SDRAM 侧分时独享、用户侧并行操作的目标。在上述讨论的基础上,本文设计实现了一种支持多通道并行访存的存储器接口(Multi-Access Memory Interface, MAMI),充分利用存储器带宽,提高目标系统性能。论文的主要工作如下：1.本文借鉴分时系统基于时间间隙的多任务并行思想,对 MAMI 设计原理进行分析,并提出 MAMI 设计方案,讨论设计中工作机制及关键参数的设置,如各仲裁机制选取、时间间隙切换机制及时间间隙长度的设置等。2.本文根据设计方案对 MA MI 进行硬件原型设计,并在 FPGA 上完成其硬件实现。MAMI 设计通过添加自查询分配数据端口机制解决并行访存中数据端口分配问题,实现访存的数据端口自动分配；并优化了时间间隙轮转机制,隐藏数据通道切换时间,实现 SDRAM 侧数据通道分时无缝切换。MAMI 支持两种工作模式：配置模式和自查询模式,配置模式支持目标系统的所有任务配置方式,而自查询模式还省去了在程序配置时程序员分配数据端口所做的大量准备工作。3.本文将 MAMI 设计集成到目标系统中,替换原有只支持一路读访存和一路写访存的存储器接口。通过映射具有不同访存计算比的任务,讨论两种工作模式下的 MAMI 设计对数据传输并行度及任务性能的影响。立足于计算密集和数据密集型的应用领域,本文在集成 MAMI 的目标系统中加载距离多普勒(Range Doppler, RD)算法,给出性能分析,并根据分析结果指导算法任务映射。性能分析结果表明,在 Xilinx Virtex61x760 ff1760-1 FPGA 芯片上,相比于一读一写系统,集成 MAMI 的系统以大约 3%的寄存器资源、2%的查找表资源、4%的 BRAM 资源增长代价,获得配置／自查询模式下子孔径 17.79%、18.13%的性能提升,合成孔径 6.49%、6.83%的性能提升,一副子图 8.87%、9.21%的性能提升,其中大规模转置任务性能提升显著,基本满足设计需求。
