3D封装的发展动态与前景

3D 封装的发展动态与前景1 为何要开发 3D 封装 迄今为止，在 IC 芯片领域，SoC（系统级芯片）是最高级的芯片；在 IC 封装领域，SiP（系统级封装）是最高级的封装。 SiP 涵盖 SoC，SoC 简化SiP。SiP 有多种定义和解释，其中一说是多芯片堆叠的 3D 封装内系统集成（System-in-3D Package），在芯片的正方向上堆叠两片以上互连的裸芯片的封装，SIP 是强调封装内包含了某种系统的功能。3D 封装仅强调在芯片正方向上的多芯片堆叠，如今 3D 封装已从芯片堆叠发展占封装堆叠，扩大了 3D 封装的内涵。（1）手机是加速开发 3D 封装的主动力，手机已从低端（通话和收发短消息）向高端（可拍照、电视、广播、MP3、彩屏、和弦振声、蓝牙和游戏等）发展，并要求手机体积小，重量轻且功能多。为此，高端手机用芯片必须具有强大的内存容量。2005 年要求 256Mb 代码存储，1Gb 数据存储；2006 年要求 1Gb 代码存储，2Gb 数据存储，于是诞生了芯片堆叠的封装（SDP），如多芯片封装（MCP）和堆叠芯片尺寸封装（SCSP）等；[1]（2）在 2D 封装中需要大量长程互连，导致电路 RC 延迟的增加。为了提高信号传输速度，必须降低 RC 延迟。可用 3D 封装的短程垂直互连来替代 2D 封装的长程互连；（3）铜互连、低 k 介质层和 CMP 已成为当今 CMOS技术中的一项标准工艺。随着芯片特征尺寸步入纳米尺度，对低 k 介质层要求越来越高，希望采用纯低 k（k＜2.8）介质层。然而事与愿违，ITRS曾三次（三个节点）延期向低 k 介质层的切换。2003 年底在 Sematech 联盟主办的一次研讨会上，与会者认为，为改良 IC 互连面进行的低 k 材料研究有可能接近某种实际极限，未来应更多注重改进设计及制造低 k 介质层的能力，这表明实施 SoC 的难度。这就是开发 3D 封装的三条理由。从此，3D封装如雨后春笋般地蓬勃发展。2 芯片堆叠手机已成为高密度存储器最强、最快的增长动力，它正在取代 PC 成为高密度存储器的技术驱动，在 2008 年手机用存储器可能超过 PC 用存储器。用于高端手机的高密度存储器要求体积小、容量大，势必采取芯片堆叠。芯片堆叠的封装主要两种，一是 MCP，二是 SCSP。MCP 涵盖 SCSP，SCSP 是 MCP的延伸，SCSP 的芯片尺寸比 MCP 有更严格的规定。通常 MCP 是多个存储器芯片的堆叠，而 SCSP 是多个存储器和逻辑器件芯片的堆叠。2.1 芯片堆叠的优缺点2004 年 3 月 Sematech 预言，...