时序逻辑电路设计VIP免费

袖钟输出1CP0Q01BE丄一、实验目的1.熟悉集成计数器的逻辑功能和各控制端的作用。2.掌握计数器的使用方法。3.掌握任意进制计数器的设计方法。4.了解8421BCD和5421BCD的编码规则。二、实验器材集成计数器74LS90、四2输入与非门74LS00、双4输入与非门74LS20、四异或门74LS86、六非门74LS04、显示译码器7447/7448、七段数码管三、实验任务及要求1.设计要求（1）用1片74LS90和1片与非门设计一个5进制计数器。（2）用2片74LS90和1片与非门设计一个四十以内（十以上）的任意进制计数器。2.实验内容（1）测试所用芯片74LS90的逻辑功能（置0、置9、8421BCD计数输出功能）。（2）组装所设计的时序逻辑电路，并验证其功能是否正确。提示：计数器的状态输出端分别接在实验箱上的显示译码器的输入端，用七段数码管显示计数状态值。CP接实验箱上的可调连续脉冲。飞时序逻辑电路的设计QjGND4567二进CPT»NC爲四、实验原理1.74LS90的逻辑功4集成计数的引脚图CPIRO（i）RO（2）NVCCR9（i）R9五进制时钟信入豐9n二进制时」鞅信号123M98计数输时钟输出CP1Q3Q2QI00001A0012n010304r1005n0Q0(1)R9(1)=R9(2)=“1”,Q3Q2Q1Q0=1001,置9；(2)R0(1)=R0(2)=“1”，R9(1)IIR9(2)=“0”,Q3Q2Q1Q0=0000，置0；(3)计数脉冲由CP0端输入，输出由Q0端引出，即得二进制计数器；(4)计数脉冲由CP】端输入，输出由Q3,Q2,Q1端引出，即得五进制计数器；(5)将Q0和CP】相连，计数脉冲由CP0端输入，输出由Q3,Q2,Q1,Q0端引出,即得8421BCD码十进制计数器；2.时序逻辑电路的基本设计方法Step1：明确设计电路功能，作出基于功能涉及到的所有编码排序的状态转换图;Step2：判断电路是否有输入或输出变量，并根据状态转换图画出状态转换表；74LS90是二一五一十进制异步计数器。..：MJLQE..ENB.口•■R91■■■■3」6.这个25（5*5）进制计数Step3：根据状态转换表，分离出各触发器输出量QQ（m=l、2、3…）、输出变量Y的卡诺图并化简，得到各个触发器的状态方程；mStep4：选用恰当的触发器（一般选用JK触发器），通过将每个触发器的输出量Q变形并与所选触发器的特征方程比对，得到各触发器的控制函数；Step5：画电路图。根据选用的各个触发器的控制函数及输出函数，借助逻辑门电路连接电路图；Step6：根据状态转换图，判断所设计的电路能否自启动。五、实验电路（1）设计一个5进制计数器…士••…74LS&0D利用74LS90自带的5进制计数器，即可设计一个5进制计数器（2）设计一个四十以内（十以上）的任意进制计数器。使用两片74LS90，两片都实现五进制，再将两片进行级联即可，设计一个25进制计数器六、总结调试过程所遇到的问题及解决方法问题（1）74LS90的五进制输出8,9端无法跳变，只有11端能正常跳变解决方法经老师提醒，我更换了新的芯片，把芯片安装在不同的位置，均出现上述结果最后更换了已完成实验的同学所使用的实验箱，才有正常的五进制输出问题（2）连接25进制计数器时，发现显示进位的数码管无法显示解决方法我使用实验箱上的高低电平测试端，测试发现芯片的VCC输入端没有信号，因此可以确定导线断路，更换导线后数码管能正常显示问题（3）我在测试高低电平以及帮助其他同学时，发现导线之间接触不良现象频繁发生解决方法实验室当中的仪器使用时间过长，学生应当设计一个较为简单的电路，以便减少仪器问题和方便检测电路故障七、思考题IJJJL斗PPIRC'274LS90D21.还可采用哪些中规模数字逻辑器件实现实验要求的任意进制计数器？画出逻辑电路图并说明原理。典别型号名称功能TTL74LS曲fl昇歩二玉-十进制计謎器双计議输人，茴接置9・克攫清罟异涉二八一十人退強计瓢器直接淸毒，可拠韶篦或时钟74LS1M)同步』苗十追制计数器同茜预置熱畀肃和可步4征—退制计数器异歩晴零.冋步预豆数74LS163同J鮎任二进制计数君同步清零，同抄预舌数同步可润4僮二讲制计软沼刃步预蓋戟，帯加锻控制71LSI92同涉可袄卜进制计救器耳步淸帮*预百tt双旺钟74LSIW3同出可逆4啻二谨制计哉霑异痂皐殊妙预盍数.凄时钟OIOSCC4O2斗r儘二进制串行II澈嚣碗瞬端*有了个孑频输出CC404014便二进制串行匚战器舊淸零歳二有12个分無褊出CC451S双詞步十进制加法计数器异筋清...