第6章 组合逻辑电路新VIP免费

EXIT第6章组合逻辑电路EXIT组合逻辑电路及特点组合逻辑电路中的竞争冒险MSI构成的组合逻辑电路的分析与设计常用组合逻辑电路组合逻辑电路的分析和设计方法本章小结主要内容本章目标EXIT本章目标了解全加器、译码器、编码器、数据选择器的vhdl描述；掌握组合逻辑电路的分析与设计方法；掌握常用中规模组合逻辑器件的基本结构及扩展应用；掌握基于QuartusII的图形输入法设计仿真组合逻辑电路。EXIT关键术语：SSI组合逻辑电路MSI组合逻辑电路6.1特点与功能描述组合逻辑电路电路在任一时刻的输出状态仅取决于该时刻输入信号的状态，而与电路原有状态无关一个封装内部的逻辑门个数小于12个的集成电路一个封装内部有12～100个等效逻辑门的集成电路。EXIT1.组合逻辑电路示意图组合逻辑电路......F0F1A0A1An−1Fm−1000111101111011()()()nnmmnFfAAAFfAAAFfAAA，，，，，，EXIT2.组合逻辑电路的特点与描述方法组合逻辑电路的逻辑功能特点：没有存储和记忆作用。组合逻辑电路的组成特点：由门电路构成，不含存储元件，只存在从输入到输出的通路，没有反馈回路。组合逻辑电路的描述方法：逻辑表达式、真值表、卡诺图和逻辑图，还可以用硬件描述语言VHDL和Verilog来描述。EXIT主要要求：掌握组合逻辑电路分析与设计的基本方法。熟练掌握逻辑表达式、真值表、卡诺图和逻辑图表示法。SSI构成的组合逻辑电路的分析与设计6.2EXIT6.2.1组合逻辑电路的基本分析方法分析思路：基本步骤：根据给定逻辑电路，找出输出输入间的逻辑关系，从而确定电路的逻辑功能。根据给定逻辑图写出输出逻辑式，并进行必要的化简列真值表分析逻辑功能EXIT[例6-1]分析下图所示电路的逻辑功能。解：(1)写出输出逻辑函数式(3)分析逻辑功能(2)列逻辑函数真值表1111000YBA输出输入00根据同或功能可列出真值表如上表；也可先求标准与或式，然后得真值表。后者是分析电路的常用方法，下面介绍之。通过分析真值表特点来说明功能。A、B两个输入变量的状态相同时，输出为1，否则输出为0。因此，图示电路为同或电路，实现了两个变量的同或逻辑功能。&&&&&ABFF4F2F3F101112131FABFAFAABABFBFBABBA423FFFABBAABABAB4FFABABEXIT初学者一般从输入向输出逐级写出各个门的输出逻辑式。熟练后可从输出向输入直接推出整个电路的输出逻辑式。由Si表达式可知，当输入有奇数个1时，Si=1，否则Si=0。[例]分析下图电路的逻辑功能。解：(2)列真值表(1)写出输出逻辑函数式AiBiCi-1CiSiiiiiiiBACBAC1)(iiiiiiiiBACBACBA11AiBiCi-101000111101111111011101001110010100000CiSiCi-1BiAi输出输入11110000由Ci-1表达式可画出其卡诺图为：11101000可列出真值表为1iiiiCBAS(3)分析逻辑功能将两个一位二进制数Ai、Bi与低位来的进位Ci-1相加，Si为本位和，Ci为向高位产生的进位。这种功能的电路称为全加器。EXIT6.2.2SSI构成的组合逻辑电路设计基本步骤：分析设计要求并列出真值表→求最简输出逻辑式→画逻辑图。首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的符号与逻辑取值(即规定它们何时取值0，何时取值1)。然后分析输出变量和输入变量间的逻辑关系，列出真值表。根据真值表用代数法或卡诺图法求最简与或式，然后根据题中对门电路类型的要求，将最简与或式变换为与门类型对应的最简式。写逻辑函数式画逻辑电路图化简或变换列真值表逻辑命题根据简化或变换后的逻辑函数表达式画出逻辑电路图。EXIT下面通过例题学习如何设计组合逻辑电路(一)单输出组合逻辑电路设计举例[例]设计一个A、B、C三人表决电路。当表决某个提案时，多数人同意，则提案通过，但A具有否决权。用与非门实现。解：(1)分析设计要求，列出真值表设A、B、C同意提案时取值为1，不同意时取值为0；Y表示表决结果，提案通过则取值为1，否则取值为0。可得真值表如右。A、B、C三人表决电路多数人同意，则提案通过，但A具有否决权111011101001110010100000YCBA输出输入0000000011111111110(2)化简输出函数Y=AC+ABABC010001111011100000用与非门实现，并求最...