13.1分立元件门电路13.3CMOS门电路13.2TTL门电路第13章门电路和组合逻辑电路13.4组合逻辑电路的分析13.5加法器13.6编码器13.7译码器和数字显示13.8半导体存储器和可编程逻辑器件13.9应用举例一类称为模拟信号，它是指时间上和数值上的变化都是连续平滑的信号，如图(a)中的正弦信号，处理模拟信号的电路叫做模拟电路。电子电路中的信号分为两大类：一类称为数字信号，它是指时间上和数值上的变化都是不连续的，如图(b)中的信号，处理数字信号的电路称为数字电路。(b)(a)13.1.1门电路的基本概念13.1分立元件门电路门电路：实现各种逻辑关系的电路分析逻辑电路时只用两种相反的工作状态，并用1或0表示。如开关接通用1表示，开关断开用0表示。灯亮可用1表示，灯灭可用0表示。正逻辑系统：高电位用1表示，低电位用0表示。负逻辑系统：高电位用0表示，低电位用1表示。13.1.2二极管与门电路+12VABCDADBDC设：uA=0，uB=uC=3V则DA导通，DB、DC截止。uY=0.3VuY=0.3VYRY=0uA，uB，uC中任意一个或两个为0，Y=0设：3V为高电位1，0.3V为低电位0，二极管管压降为0.3V。+12VABCDADBDC设：uA=uB=uC=0DA、DB、DC都导通Y=0uY=0.3VYuY=0.3VRuY=3.3V设：uA=uB=uC=3VuY=3.3V，Y=1DA、DB、DC都导通+12VABCDADBDCYR由以上分析可知：只有当A、B、C全为高电平时，输出端才为高电平。正好符合与门的逻辑关系。与逻辑关系式：Y=ABCABCY&+12VABCDADBDCYR与门逻辑状态表与逻辑关系式：Y=ABCABCY&ABCY00000000000111100001111010101011设：uA=3V，uB=uC=0V则DA导通。uY=3–0.3=2.7VDB、DC截止，Y=1DA–12VYABCDBDCuY=2.7VRuA，uB，uC中任意一个或两个为1，Y=113.1.3二极管或门电路DA–12VYABCDBDC设：uA=uB=uC=3VDA、DB、DC都导通uY=2.7VuY=2.7V，Y=1RuY=–0.3V设：uA=uB=uC=0VDA、DB、DC都导通uY=–0.3V，Y=0DA–12VYABCDBDCR或逻辑关系式：Y=A+B+C由以上分析可知：只有当A、B、C全为低电平时，输出端才为低电平。正好符合或门的逻辑关系。DA–12VYABCDBDCRABCY≥1或逻辑关系式：Y=A+B+CABCY>1或门逻辑状态表ABCY00010111110111100001111010101011设：uA=3V，T饱和导通。•+UCCRCT–UBBRBRkAYuY=0.3VuY=0.3V，Y=0。13.1.4晶体管非门电路设：uA=0V，T截止A1Y•RCTRBRkAYuY=UCC•uY=UCC，Y=1由以上分析可知：当A为低电平时，输出端为高电平。当A为高电平时，输出端为低电平。正好符合非门的逻辑关系。+UCC–UBBAY非门逻辑状态表AY0011返回+5VABCT1R1R2T2T3T4T5R3R5R4YT1等效电路+5VABCR1C1B113.2.1TTL与非门电路多发射极晶体管13.2TTL门电路+5VABCT1R1R2T2T3T4T5R3R5R4Y设:uA=0.3VuB=uC=3.6V，则UB1=0.3+0.7=1VRLuY=5–ube3–ube4–uR2拉电流UB1=1VuY=3.6V•T2、T5截止，T3、T4导通，小=5–0.7–0.7=3.6VY=1+5VABCR1C1B11.输入不全为1+5VABCT1R1R2T2T3T4T5R3R5R4Y设uA=uB=uC=3.6V，输入端全部是高电平，UB1升高，足以使T2、T5导通，uo=0.3V,Y=0。且UB1=2.1V，T1发射结全部反偏。UC2=UCE2+UBE5=0.3+0.7=1V，使T3导通，T4截止。灌电流T1R1+UccUB1=2.1VUC2=1VuY=0.3V+5VABCR1C1B12.输入全为1由以上分析可知：当输入端A、B、C均为高电平时，输出端Y为低电平。当输入端A、B、C中只要有一个为低电平，输出端Y就为高电平，正好符合与非门的逻辑关系。ABCY&ABCY与非门的逻辑功能：全1出0，有0出1。TTL与非门组件就是将若干个与非门电路，经过集成电路工艺制作在同一芯片上。&+UC1413121110981234567地74LS00&&&74LS00组件含有两个输入端的与非门四个。+5VABT1R1R2T2T3T4T5R3R5R4YDEUB1=1VE=0时，UB1=1V，T2、T5截止；二极管D导通，使UB3=1V。T3、T4截止，输出端开路(高阻状态)。E=1时，二极管D截止，Y=AB，同TTL与非门。UB3=1V13.2.2三态输出与非门电路ABY&E三态门逻辑符号E为控制端且高电平有效，即E=1时，同TTL与非门，Y=AB；E=0时，输出端为高阻状态。AB&E用三态门接成总线结构AB&EAB&EAB&E返回AYT2+UDDT1当A为高电平时，T1导通、T2截止，输出Y为低电平。当A为低电平时，T2导通、T1截止，输出Y为高电平。13.3CMOS门电路13.3.1CMOS非门电路N沟道P沟道GGDSSABT4T3T1T2+UDDYT4与T3并联，T1与T2串联；当AB都是高电平时,T1...
