SDRAM时序测试规范V0剖析VIP专享VIP免费

SDRAM时序测试规范Copyright?2009瑞斯康达科技发展股份有限公司SDRAM时序测试规范编制：许军亮审核：批准：瑞斯康达科技发展股份有限公司SDRAM时序测试规范Copyright?2009瑞斯康达科技发展股份有限公司文件维护日志修改日期修改人修改内容确认人2010-9-3许军亮首个版本硬件测试部2010-09-03制定文档，版本1.0SDRAM时序测试规范Copyright?2009瑞斯康达科技发展股份有限公司CONTENTS1待测时序参数--------------------------------------------------------------------------------------------12测试仪器---------------------------------------------------------------------------------------------------23参考电平---------------------------------------------------------------------------------------------------44控制信号时序--------------------------------------------------------------------------------------------55地址信号时序--------------------------------------------------------------------------------------------66读写数据抓取--------------------------------------------------------------------------------------------76.1写数据抓取-----------------------------------------------------------------------------------------96.2读数据抓取-----------------------------------------------------------------------------------------97写数据时序----------------------------------------------------------------------------------------------108读数据时序----------------------------------------------------------------------------------------------11SDRAM时序测试规范Copyright?2009瑞斯康达科技发展股份有限公司-1-本文中的SDRAM指的是第一代SDRAM，有些内存厂商称其为SDRSDRAM，即SingleDataRateSynchronousDRAM（单倍数据流同步动态随机存储器），以区别于DDRSDRAM（DoubleDataRateSynchronousDRAM，双倍数据流同步动态随机存储器）。1待测时序参数SDRAM的时序测试应包括下表所列的基本参数：SymbolParameter控制信号时序tCMSCommandSetupTime(CS#,RAS#,CAS#,WE#,DQM)tCMHCommandHoldTime(CS#,RAS#,CAS#,WE#,DQM)地址信号时序tASAddressSetupTimetAHAddressHoldTime写数据时序tDSInputDataSetupTimetDHInputDataHoldTime读数据时序tQSOutputDataSetupTimetQHOutputDataHoldTime【备注】一般来说，内存控制器（如CPU）的datasheet中会对SDRAM接口的读数据时序tQS和tQH有明确要求，如果没有，可以参考SDRAM芯片手册中的tAC和tOH，它们的关系是：tQS=tCLK-tAC，tQH=tOH。这些参数都是以时钟信号CLK的上升沿为参考的，时序图如下：SDRAM时序测试规范Copyright?2009瑞斯康达科技发展股份有限公司-2-2测试仪器下图是SDRAM操作命令的真值表，可以看出SDRAM的操作比较复杂，涉及读、写、刷新、预充电等工作状态。SDRAM时序测试规范Copyright?2009瑞斯康达科技发展股份有限公司-3-测试SDRAM读、写操作时序时，如果要从这些操作中完全区分出读、写，需要使用4个控制信号的高低电平组合（CS#低、RAS#高、CAS低#和WE#高/低）作为触发条件，加上被测数据信号和时钟信号，那么对测试仪器的通道数要求就达到了6个，而传统示波器的通道数只有4个。所以，为了能够方便、准确地测试读、写数据的时序，测试仪器需要选用带16路数字通道的泰克MSO4104示波器。如下图，MSO4104示波器除了传统的4路模拟通道外，还有1个16路数字通道，而且可以使用任意数字通道和模拟通道的逻辑组合进行并行触发。这样，测试SDRAM读写时序时，可以把4路控制信号（CS#、RAS#、CAS#和WE#）引入MSO4104的数字通道，把2路被测数据信号和时钟信号引入模拟通道，设置CS#低、RAS#高、CAS#低和WE#高作为触发条件，抓取读数据波形；或者设置CS#低、RAS#高、CAS#低和WE#低作为触发条件，抓取写数据波形。数字通道使用1个P6516逻辑探头，模拟通道使用2个TAP1500单端有源探头。P6516SDRAM时序测试规范Copyright?2009瑞斯康达科技发展股份有限公司-4-逻辑探头的...