编号：版本：页数：共页密级：SERDESFPGA设计手册更改记录版本拟制/更改审核批准生效日期更改内容兜福创建文档兜福添加补充了OSERDES部分，未完待续；注：作者兜福邮箱：，多多交流，共同进步。目录SERDESFPGA设计手册............................错误!未定义书签。目录........................................错误!未定义书签。1目的..................................错误!未定义书签。2范围..................................错误!未定义书签。3术语..................................错误!未定义书签。4SERDES基础知识..............................错误!未定义书签。5SERDES应用指南..............................错误!未定义书签。ISERDES...............................错误!未定义书签。ISERDES基元.......................错误!未定义书签。ISERDES基元的时钟解决方案.........错误!未定义书签。OSERDES...............................错误!未定义书签。OSERDES组成功能模块...............错误!未定义书签。OSERDES基元.......................错误!未定义书签。OSERDES基元的时钟解决方案.........错误!未定义书签。6SERDES应用指南..............................错误!未定义书签。ISERDES设计..........................错误!未定义书签。单个ISERDES单元设计(SDR).........错误!未定义书签。配置参数............................错误!未定义书签。设计思想............................错误!未定义书签。仿真结果............................错误!未定义书签。数据时序............................错误!未定义书签。输入数据时序....................错误!未定义书签。输出数据时序....................错误!未定义书签。单个ISERDES单元设计(DDR).........错误!未定义书签。配置参数............................错误!未定义书签。设计思想............................错误!未定义书签。仿真结果............................错误!未定义书签。ISERDES宽度扩展...................错误!未定义书签。设计实例............................错误!未定义书签。仿真结果............................错误!未定义书签。OSERDES设计..........................错误!未定义书签。单个OSERDES单元设计(SDR).........错误!未定义书签。配置参数............................错误!未定义书签。设计思想............................错误!未定义书签。仿真结果............................错误!未定义书签。基元SDR模式时序....................错误!未定义书签。单个OSERDES单元设计(DDR).........错误!未定义书签。配置参数............................错误!未定义书签。设计思想............................错误!未定义书签。仿真结果............................错误!未定义书签。基元SDR模式时序....................错误!未定义书签。OSERDES宽度扩展...................错误!未定义书签。设计实例............................错误!未定义书签。仿真结果............................错误!未定义书签。1目的为了学习xilinxserdes原语的使用，以及交流学习经验，在工程项目中方便的应用SERDES进行设计，故编写此文档。2范围本文档所介绍的SERDES原语内容，适用于XilinxV5系列器件。3术语ISERDES：串并转换器。OSERDES：并串转换器。4SERDES基础知识待补充。5SERDES应用指南5.1ISERDES5.1.1ISERDES基元图1ISERDES基元图2ISERDES内部组成单元结构框图图3当使用Memory模型是ISERDES内部的连接情况表1ISERDES端口列表PortNameTypeWidthDescriptionQ1-Q6Output1(each)寄存器输出SHIFTOUT1Output1进位输出，用于数据宽度的扩展。连接到从IOB的SHIFIN1。SHIFTOUT2Output1进位输出，用于数据宽度的扩展。连接到从IOB的SHIFIN2。BITSLIPInput1启动bitslip操作CE1CE2Input1(each)时钟使能输入CLKInput1高速时钟输入，对串行输入数据流进行时钟控制。CLKBInput1高速时钟第二输入，对串行输入的数据流进行时钟控制。总是连接~CLK。CLKDIVInput1时钟CLK的分频时钟，...
