频率可变的任意波形发生器的设计VIP免费

深圳大学实验报告课程名称：Verilog数字系统设计教程实验项目名称：频率可变任意波形发生器的设计学院：电子科学与技术专业：微电子指导教师：刘春平报告人：潘志钟学号：2007160051班级：07级微电1班实验时间：2009-12-8~2010-1-11实验报告提交时间：2010-1-4教务处制（·····这里可加前言摘要之类的东西····自己想来写···）1设计原理DDS是一种把数字信号通过数/模转换器转换成模拟信号的合成技术。直接数字频率合成技术(DDS)是一种以采样定理为基础的全数字化频率合成波形的方法。DDS频率合成器主要由频率寄存器、相位寄存器(需要时可加入)、相位累加器、波形存储表(ROM),DAC转换器和模拟低通滤波器(LPF)等组成。在系统时钟(SYSCLK)输入一定的情况下,频率寄存器中的频率控制字决定系统输出频率,而相位累加器的位数决定了系统频率分辨率。矚慫润厲钐瘗睞枥庑赖。总体设计方案及其原理说明：图1-1系统总体设计方案相位累加器由N位加法器和N位累加寄存器级联而成。每当系统时钟SYSCLK产生一个上升沿,N位加法器将频率寄存器中的频FPGA率控制字(FREQDATA)与上一个系统时钟累加寄存器输出的累加相位数据相加,相加后的结果送累加寄存器。这样在系统时钟的作用下,不断对频率控制字进行线性相位累加,相位累加器的溢出率就是DDS任意波形发生器的输出频率。聞創沟燴鐺險爱氇谴净。2设计与实现实际上DDS就是通过改变地址增量来达到控制输出频率的目的,而波形存储器(ROM)是以相位为地址,存有一个或多个按相位划分幅值的波形幅度信息。残骛楼諍锩瀨濟溆塹籟。参考频率f_clk为整个合成器的工作频率,输入的频率字保存在频率寄存器中,经Ｎ位相位累加器,累加一次,相位步进增加,经过内部ROM波形表得到相应的幅度值,经过D/A转换和低通滤波器得到合成的波形（数模转换在这里不作要求）。△P为频率字,即相位增量;参考频率为ｆ_clk;相位累加器的长度为Ｎ位,输出频率ｆ_out为：酽锕极額閉镇桧猪訣锥。式中F_out为输出信号的频率；F_clk为基准时钟频率。N为相位累加器的位数；△P为频率控制字（步长）。理论上通过设定F_clk、N和△P就可以得到各种频率波形的输出。在本设计中,相位累加器位数N=6,f_clk位长为32,系统时钟频率为27MHz。彈贸摄尔霁毙攬砖卤庑。3各模块实现3.1相位累加器在设计波形发生器时,要实现频率可变，相位累加器是关键的一个部分。在modelsim开发环境下，本实验通过改变△P的值来变换输出频率f_out。假设△P初值为0，每个波形（正弦波、方波、正三角波、反三角波）的采样数据点的仿真数值输出，△P累加一次，即△P=△P+n,n=16；当△P>=56时，△P置零，依此循环累加。频率的不同，即波形周期的不同，函数单周期内输出波形的量化数据的宽度也不一样。（正弦波为例）如下图所示：謀荞抟箧飆鐸怼类蒋薔。（····你用自己的方式表示····我的是以这种方式··你用其他方式吧，怕老师为难）图1-2正弦波的仿真输出如图，当P=16时，将P值代入公式，在本设计中,相位累加器位数N=6,f_clk位长为32,系统时钟频率f_clk为27MHz，则可计出输出频率f_out=16/64*27000000=6.75MHZ；同理可求出当P=32、48或64时对应的输出频率f_out。厦礴恳蹒骈時盡继價骚。3.2模9计数器本实验各个波形一个周期内采取9个量化数据点，所以用模9计数器。八位段寄存器D的低四位D【3：0】用于计数，高四位D【7：4】用于波形选择。D【7：4】=DH，当DH=0000时，输出为正弦波；DH=0001时，输出为方波；DH=0010时，输出为正三角波；DH=0011时，输出为反三角波。茕桢广鳓鯡选块网羈泪。累加器部分和计数器部分的主要程序代码如下：always@(posedgef_clk)beginD[7:4]=DH;beginif(p>=56)beginp=n;beginif(D[3:0]>=4'b1000)D[3:0]<=0;elseD[3:0]<=D[3:0]+4'b0001;endendelsep=p+n;endend3.3ROM波形存储表本实验设计一个ROM按顺序间隔存放所有波形的量化数据，并在modelsim开发环境下进行波形数字仿真输出。鹅娅尽損鹌惨歷茏鴛賴。各波形的量化数据表设计如下：段地址基地址D7D6D5D4D3D2D1D0000000000000000017000000101000000011700000100000000101-700000110-1000000111-7000100001000010001100001001010000100111000...