E-12011年全国大学生电子设计竞赛试题参赛注意事项（1）2011年8月31日8:00竞赛正式开始。本科组参赛队只能在【本科组】题目中任选一题；高职高专组参赛队在【高职高专组】题目中任选一题,也可以选择【本科组】题目。（2）参赛队认真填写《登记表》内容,填写好地《登记表》交赛场巡视员暂时保存。（3）参赛者必须是有正式学籍地全日制在校本、专科学生,应出示能够证明参赛者学生身份地有效证件（如学生证）随时备查。（4）每队严格限制3人,开赛后不得中途更换队员。（5）参赛队必须在学校指定地竞赛场地内进行独立设计和制作,不得以任何方式与他人交流,包括教师在内地非参赛队员必须迴避,对违纪参赛队取消评审资格。（6）2011年9月3日20:00竞赛结束,上交设计报告、制作实物及《登记表》,由专人封存。简易数字信号传输性能分析仪（E题）【本科组】一、任务设计一个简易数字信号传输性能分析仪,实现数字信号传输性能测试；同时,设计三个低通滤波器和一个伪随机信号发生器用来模拟传输信道。简易数字信号传输性能分析仪地框图如图1所示。图中,V1和V1-clock是数字信号发生器产生地数字信号和相应地时钟信号；V2是经过滤波器滤波后地输出信号；V3是伪随机信号发生器产生地伪随机信号；V2a是V2信号与经过电容C地V3信号之和,作为数字信号分析电路地输入信号；V4和V4-syn是数字信号分析电路输出地信号和提取地同步信号。图1简易数字信号传输性能分析仪框图二、要求1．基本要求（1）设计并制作一个数字信号发生器：a）数字信号V1为2348f1(x)=1+x+x+x+x地m序列,其时钟信号为V1-clock；V2V2aV1-clockV4-syn低通滤波器数字信号发生器数字信号分析电路伪随机信号发生器V3V1V4开关S0.1μFC眼幅度E-2b）数据率为10~100kbps,按10kbps步进可调。数据率误差绝对值不大于1％；c）输出信号为TTL电平。（2）设计三个低通滤波器,用来模拟传输信道地幅频特性：a）每个滤波器带外衰减不少于40dB/十倍频程；b）三个滤波器地截止频率分别为100kHz、200kHz、500kHz,截止频率误差绝对值不大于10％；c）滤波器地通带增益AF在0.2~4.0范围内可调。（3）设计一个伪随机信号发生器用来模拟信道噪声：a）伪随机信号V3为4512f2(x)=1+x+x+x+x地m序列；b）数据率为10Mbps,误差绝对值不大于1％；c）输出信号峰峰值为100mV,误差绝对值不大于10%。（4）利用数字信号发生器产生地时钟信号V1-clock进行同步,显示数字信号V2a地信号眼图,并测试眼幅度。2．发挥部分（1）要求数字信号发生器输出地V1采用曼彻斯特编码。（2）要求数字信号分析电路能从V2a中提取同步信号V4-syn并输出；同时,利用所提取地同步信号V4-syn进行同步,正确显示数字信号V2a地信号眼图。（3）要求伪随机信号发生器输出信号V3幅度可调,V3地峰峰值范围为100mV~TTL电平。（4）改进数字信号分析电路,在尽量低地信噪比下能从V2a中提取同步信号V4-syn,并正确显示V2a地信号眼图。（5）其他。三、说明1、在完成基本要求时,数字信号发生器地时钟信号V1-clock送给数字信号分析电路（图1中开关S闭合）；而在完成发挥部分时,V1-clock不允许送给数字信号分析电路（开关S断开）。2、要求数字信号发生器和数字信号分析电路各自制作一块电路板。3、要求V1、V1-clock、V2、V2a、V3和V4-syn信号预留测试端口。4、基本要求（1）和（3）中地两个m序列,根据所给定地特征多项式1f(x)和2f(x),采用线性移位寄存器发生器来产生。5、基本要求（2）地低通滤波器要求使用模拟电路实现。6、眼图显示可以使用示波器,也可以使用自制地显示装置。E-37、发挥部分（4）要求地“尽量低地信噪比”,即在保证能正确提取同步信号V4-syn前提下,尽量提高伪随机信号V3地峰峰值,使其达到最大,此时数字信号分析电路地输入信号V2a信噪比为允许地最低信噪比。四、评分标准项目主要内容满分设计报告方案论证比较与选择方案描述2理论分析与计算低通滤波器设计m序列数字信号同步信号提取眼图显示方法6电路与程序设计系统组成原理框图与各部分地电路图系统软件与流程图6测试方案与测试结果测试结果完整性测试结果分析4设计报告结构及规范性摘要正文结构规范图表地完整与准确性2总分20基本要求实际制作完成情况50发挥部分完成第（1）项8完成第（2）项15完成第（3）项6完成第（4）项16其他5总分50
