先进EMC的PCB设计与布局VIP免费

先进EMC的PCB设计和布局第8部分-上半部-----一些多方面的最终问题这是8篇关于印刷电路版PCB设计和布局中在电磁兼容性EMC的实践验证过的设计技术系列文章中的最后一篇。这个系列适合将在PCB上构造的电子电路的设计人员，并可作为PCB设计人员的课程。本系列覆盖了所有的应用领域，包括家用电器、商业/医学/工业设备、以及从汽车、铁路、船只到航空和军事领域。PCB技术在以下方面是很有用的：·减少（或消除）封闭层次的屏蔽以节省成本；·减少设计迭代的次数，从而减少上市时间和遵从标准的成本；·改进位于同一位置的无线数据通信(GSM、DECT、蓝牙、IEEE802.11等)的有效范围；·使用甚高速设备或大功率数字信号处理(DSP)；·使用最新的IC技术(130nm或90nm芯片处理，“芯片尺度”包装等)。本系列覆盖的主题包括：1.节省时间和总体成本；2.隔离和接口抑制；3.PCB基座粘合；4.OV和电源的参考平面；5.解除耦合，包括埋入式电容技术；6.发射线；7.路由和层堆叠，包括微经由技术；8.一些多方面的最终问题。本文是这个系列的最后一部分，希望读者阅读后，能找到一些感兴趣或有用的东西。在此前，电磁兼容杂志发表的"电磁兼容技术设计"系列文章[1]就包括了一节PCB设计和布局，但仅仅覆盖了PCB中最基本的EMC技术，即无论电路有多简单，所有PCB都必须遵循的技术。那个系列已经发布。该作者发表的其它文章和书籍也涉及到PCB的基本EMC问题。与上面的文章一样，本系列也不会将太多的时间花费在分析这些技术为何有效的方面，而是集中于描述它们的实际应用，以及适用的条件。但这些技术是在实践中经过世界上无数设计人员验证过的，这些技术为何有效，是为学术界了解的，因此可以放心使用。本系列描述了少数还没有完全检验过的技术，在适当的时候，我们会指出。本系列本部分的内容：1到PCB的电源连接2低介电常数（Low-K）绝缘材料3芯片尺寸包装（Chip-scalepackages，CSP）4板上芯片（Chip-on-board，COB）5PCB上的散热（Heatsink）5.1散热的EMC效应5.2散热RF共振5.3将散热结合到PCB平面5.4组合屏蔽和散热5.5其它有用的散热技术5.6电源设备的散热6包装共振7消除钉子床（bed-of-nails）的测试垫或飞线探针测试（flyingprobetesting）8未使用的I/O针脚9晶体和震荡器10IC技巧11传输线两端端结的定位12电磁带宽间隙（ElectromagneticBandGap，EBG）13一些最终的PCB设计问题14注意制造商修板面设计或板层15考虑EMC设计的未来检验15.1在设计图上标记EMC设计特征或关键部分15.2EMC设计的质量控制过程16具有EMC能力的质量控制、变更控制、成本降低17折中18参考文献19一些有用的深入信息源1到PCB的电源连接所有携带电源和OV的PCB连接器都应该使用邻接其电源的针脚和OV连接。如果连接器较长，就应该有大量的电源/OV针脚对沿着整个长度分布，如果连接器还比较宽，就还应该有大量的电源/OV针脚对沿着整个区域分布。理想时每个信号针脚都应该有一个邻接的电源/0V针脚对，但由于成本和空间约束，通常仅对关键信号才这样作，诸如高速（例如Gb/s）互连。为Gb/s互连使用差分线对可以放宽这个约束，可以为每两个或更多的信号设置一个电源/0V线对。差分线对(在其驱动器、PCB迹线、连接器针脚和外部连接电缆中，参见[6]中的不均衡越低，对于给定EMC性能水平，给定数目的信号需要的电源/OV针脚对就越少。图8A10个连接端子的例子这个例子不均匀双端子，高数字速率或频率信号不是很好电源出/入针脚信号总是靠近0V针解耦电容(通常为10-100nF)应该放置在电源和接地之间，紧靠连接器针脚的每个电源/OV对。在主电源进入PCB的地方，应该放置一个大容量解耦器。在过去，高于470nF的大容量解耦一般用电解质电容完成，现在可以用高达100μF（具有较低的电压比率）的多层陶瓷来实现，而且效率比电解质高、体积更小、更可靠、并且可逆。上述指南也适用于到电缆的连接，以及板间连接。当用一个底板类型组件时，将电源/OV针脚对沿每个连接器的整个区域分布，有助于射频（RF）在组件中所有平面之间达到低阻连接。在夹层板类型的组件中，也是这样，但也推荐在子板/夹层板的边缘周围分布OV连接（也可以分布在其区域上面），这有助于控制空腔...