LAYOUT 面试试题 1） 请简单说明 LAYOUT 的流程？简要流程：原理图——新建库需求，网表输入其他需求——（倒入网表）设计要求分析——布局，规则导入——布局确认——（OK）PCB 布线、验证、优化——布线确认——设计资料输出——最终确认，结束2） 哪些因数会影响布线的阻抗及差分阻抗？不同阻抗如何在同一块板子上实现？答：影响因数：线宽，铜厚，介质介电常数叠层结构，同时影响差分阻抗的还有差分对的间距。 不同阻抗通常采用不同线宽或换层来达到要求 3） 请问您做过哪此方面的板子，做过主机板吗？请对主机板一此主要零件如VGA、LAN、1394layout 时需注意事项做简要描述。VGA:基本走线要求: 1. RED、GREEN、BLUE 必须绕在一起，视情况包 GND. R.G.B 不要跨切割。 2 HSYNC、VSYNC 必须绕在一起, 视情况包 GND. LAN:基本走线要求 1. 同一组线，必须绕在一起。 2 Net: RX，TX：必须 differential pair 绕线.1394:基本走线要求: 1. Differential pair 绕线,同层,平行,不要跨切割. 2. 同一组线，必须绕在一起。 3 与高速信号线间距不小于 50milUSB:基本走线要求: 1 Differential pair 绕线,同层,平行,不要跨切割. 2 同一组线，必须绕在一起4） ALLEGRO 中零件 PAD 共分 这此层，请分别解释图中 regular pad、thermal relief 、anti pad 的意思及三者之间的关系。Top 、bottom、soldermask-top、soldermask-bottom、pastemask_top、pastemask_bottom 之间的关系。 5） 在高速 PCB 设计时我们使用的软件都只不过是对设置好的 EMC、EMI 规则进行检查，而设计者应该从那些方面去考虑 EMC、EMI 的规则？怎样设置规则？ 6） 电源以及电源转换部分是系统的心脏，请描述 TRACE 宽度与流过电流大小的关系。 7） 什么叫差分线？为什么要走差分线？走差分线需要注意什么？ （1） 通俗地说，就是驱动端发送两个等值、反相的信号，接收端端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。 （2） a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。b.能有效抑制 EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。c.时序定位...
