orcad 导出网表到allegro 的方法 注意事项： 一 .Capture 原理图的准备工作 1。 Part 的 Pin 的定义 为了能顺利产生网络表，必须对Part Pin 的 Name、 Number 和 Type 都要定义好，并且同一Part 的 Name 和 Number 是不能重复的，只有当Pin Type 为 Power 时 Pin Name 才允许相同 注意：如果一个零件的Power Pin 有好几种Pin Name，而不同的Pin Name 的 Pin 要接相同的 Net，如：Pin name 为 VDD 但需要接到VCC,而且Pin name 为 VSS 也要接到VCC，此时就必须对Capture 里的零件Part 做一些设定 2。 Part 的 PCB Footprint 的定义 在 Edit-Properties 中设定PCB Footprint 当然先的做好封装库,你可以把它们放在./symbols 下，最好建立自己的库目录。 3。不同Part 的 Device 设定必须不同 在 DEVICE 栏设定值，不同Part 的值不能相同，或者干脆不命名生成网表时CAPTURE 会自动命名，使用他的封装，参数，还有其他的属性给他联合命名即类似 如 :“CAP NP_0805_0.1U”这就是自动命名的结果 4。 NC Pin 定义 有的时候工程师在建Capture 零件的时候会把没有连接Net 的 Pin 省略，而这些Pin 在 Layout实际零件上是有的，针对这种情况需要对Capture 里的零件Part 做一下设定： 在 Capture 中双击Part 进入Edit Properties 新增一项NC Property Property的 Name 需大写 NC 在 Value 输入零件的NC Pin 5。有些字符在导入网络表时是不允许的, 例如: „ ！ 导入过程 1.在Captu re 里执行Create netlist 选择Allegro，勾选Create Allegro Netlist，选择输出的路径 注意：这里产生的Netlist 有好几个文件，所以只要选择路径就可以了 2。在Allegro 中执行Import Logic 选择Cadence，点选Captu re 选择Netlist 路径就了 画好板子的机械外形，定义好rou te keepin 和package keepou t 以后，直接点击file->import logic->，记住要选concept hdl，切记！别选captu re，否则无法导入网表。 做完库后，最好将*.psm、*.fsm、*.bsm、*.dra 文件分类存放，这样便于理出头绪来，以后可以重复利用的。在u ser pereference 里的design path 里可以指定这些 path Allegro 应用简介 一.零件建立 在Allegro 中, Symbol 有五种, 它们分别是 Package Symbol 、Mechanical Symbol、Format Symbol、Shape Symbol、Fla...
