数字系统设计课程设计实验报告 基于VHDL 的16 位CPU 设计 学 院 电子与信息学院 专 业 集成电路设计与系统集成 学生姓名 周炜 （52 号） 学 号 ************ 指导教师 李磊 提交日期 2011-02-27 2 基于VHDL 的16 位CPU 设计 ………………………………………………………………………………………………3 一、 实验目的 ....................................................................................................................... 3 二、 什么是 CPU ................................................................................................................... 3 三、 整体的实验原理图 ....................................................................................................... 7 四、各模块的设计分析和设计思路 ....................................................................................... 7 １、时钟发生器 ............................................................................................................... 7 2、指令寄存器 ................................................................................................................. 7 3、累加器 ......................................................................................................................... 8 4、算术运算器 ................................................................................................................. 8 5、数据控制器 ................................................................................................................. 8 6、地址多路器 ................................................................................................................. 8 7、程序计数器 ................................................................................................................. 9 8、状态控制器 ................................................................................................................. 9 9、地址译码器 .........................................................................
