电脑桌面
添加小米粒文库到电脑桌面
安装后可以在桌面快捷访问

quartusII软件做4的位乘法器设计(vhdl语言)VIP免费

quartusII软件做4的位乘法器设计(vhdl语言)_第1页
1/6
quartusII软件做4的位乘法器设计(vhdl语言)_第2页
2/6
quartusII软件做4的位乘法器设计(vhdl语言)_第3页
3/6
用quartus II 软件设计4 位乘法器 1. 并行乘法的算法: 下面根据乘法例题来分析这种算法,题中M4,M3,M2,M1是被乘数,用M 表示。N4,N3,N2,N1 是乘数,用N 表示 2.乘法模块 Library ieee; Use ieee.std_logic_1164.all; Use ieee.std_logic_unsigned.all; Entity and4a is Port(a:in std_logic_vector(3 downto 0); en:in std_logic; r:out std_logic_vector(3 downto 0)); End and4a; Architecture behave of and4a is Begin Process(en,a(3 downto 0)) Begin If (en='1') then r<=a; Else r<="0000"; End if; End process; End behave; 3.加法模块 Library ieee; Use ieee.std_logic_1164.all; Use ieee.std_logic_unsigned.all; Entity ls283 is Port (o1,o2:in std_logic_vector(3 downto 0); res:out std_logic_vector(4 downto 0)); End ls283; Architecture behave of ls283 is Begin Process(o1,o2) Begin res<=('0'&o1)+('0'&o2); End process; End behave; 4.主程序 Library ieee; Use ieee.std_logic_1164.all; Use ieee.std_logic_unsigned.all; Entity mul4p is Port (op1,op2:in std_logic_vector(3 downto 0); result:out std_logic_vector(7 downto 0)); End mul4p; Architecture count of mul4p is component and4a port (a:in std_logic_vector(3 downto 0); en:in std_logic; r:out std_logic_vector(3 downto 0)); End component; Component ls283 port (o1,o2:in std_logic_vector(3 downto 0); res:out std_logic_vector(4 downto 0)); End component; Signal sa:std_logic_vector(3 downto 0); Signal sb:std_logic_vector(4 downto 0); Signal sc:std_logic_vector(3 downto 0); Signal sd:std_logic_vector(4 downto 0); Signal se:std_logic_vector(3 downto 0); Signal sf:std_logic_vector(3 downto 0); Signal sg:std_logic_vector(3 downto 0); --signal tmp1:std_logic; Begin sg<=('0'&sf (3 dow nto 1)); --tmp1<=op1(1); u0:and4a port map(a=>op2,en=>op1(1),r=>se); U1:and4a port map(a=>op2,en=>op1(3),r=>sa); U2:ls283 port map(o1=>sb(4 dow nto 1),o2=>sa,res=>result(7 dow nto 3)); U3:and4a port map(a=>op2,en=>op1(2),r=>sc); U4:ls283 port map(o1=>sc,o2=>sd(4 dow nto 1),res=>sb); u5:ls283 port map(o1=>sg,o2=>se,res=>sd); u6:and4a port map(a=>op2,en=>op1(0),r=>sf); result(0)<=sf(0); result(1)<=sd(0); result(2)<=sb(0); --result(7 dow nto 0)<="00000000"; End count; 5.仿真波形图 6 .引脚分配图 7.硬件下载编程与硬件实现 在实现硬件测试时,选择8 个按键作为4 个数据的输入信号,用8 个LED 灯作为运算结果数据输出指示,每4 个数作为一个二进制数值,通过LED 灯的亮灭来显示乘法的运算结果。 加油哦!开心每一天!(*^__^*) ……

1、当您付费下载文档后,您只拥有了使用权限,并不意味着购买了版权,文档只能用于自身使用,不得用于其他商业用途(如 [转卖]进行直接盈利或[编辑后售卖]进行间接盈利)。
2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。
3、如文档内容存在违规,或者侵犯商业秘密、侵犯著作权等,请点击“违规举报”。

碎片内容

quartusII软件做4的位乘法器设计(vhdl语言)

确认删除?
VIP
微信客服
  • 扫码咨询
会员Q群
  • 会员专属群点击这里加入QQ群
客服邮箱
回到顶部