通信工程开题报告样本

下载后可任意编辑毕业论文开题报告撰写要求1.开题报告的主要内容1) 课题讨论的目的和意义; 2) 主要参考文献综述; 3) 课题讨论的主要内容; 4) 讨论方法; 5) 实施计划。 6) 主要参考文献: 不少于 5 篇, 其中外文文献不少于 1 篇。2．撰写开题报告时, 所选课题的课题名称不得多于 25 个汉字, 课题讨论份量要适当, 讨论内容中必须有自己的看法和观点。3.开题报告的字数不少于 3000 字( 艺术类专业不少于 字) , 其中, 主要参考文献综述字数不得少于 1000 字, 开题报告的格式按学校《本科毕业设计/论文撰写法律规范》的要求撰写。4. 指导老师和责任单位必须审查签字。5．开题报告单独装订, 本附件为封面, 后续表格请从网上下载并用 A4 纸打印后填写。6. 此开题报告适用于全校各专业, 部分特别专业需要变更的, 由所在院( 系) 在此基础上提出调整方案, 报学校审批后执行。下载后可任意编辑武昌首义学院本科生毕业论文开题报告学 生 姓 名 学 号专业班级院( 系) 指导老师职称课题名称基于 FPGA 的图像数据处理 FIFO 核设计 下载后可任意编辑1. 课题讨论的目的和意义异步 FIFO(FirstInFirstOut,先进先出对列)存储器是一种在数字系统中得到广泛应用的先进先出逻辑器件。在现代集成电路芯片中,由于设计规模的不断扩大,一个系统中往往含有多个时钟,使用异步 FIFO 能够在两个不同时钟系统之间,快速而方便地传输实时数据,因此异步 FIFO 常见于数据的缓存和容纳异步信号的频率或相位的差异。数据读、 写操作是跨时钟域的, 因而数据的丢失概率不为零。对于 异步 FIFO 存储器而言, 数据是由某一个时钟域的控制信号写人 FIFO,而由另一个时钟域的控制信号将数据读出 FIFO。异步 FIFO 电路是现代集成电路芯片飞速进展的产物, 应用领域十分广泛, 潜在市场需求量十分庞大, 但由于国内对该方面讨论起步较晚, 国内的一些讨论所和厂商开发的 FIFO 电路还远不能满足市场和军事需求, 因此对异步 FIFO 电路的讨论非常的具有意义。下载后可任意编辑2．主要参考文献综述在 20 世纪 80 年代早期对 FIFO 存储器的容量和速度需求都很低, 因此那时的FIFO 芯片是基于移位寄存器的中规模集成( MSI) 器件, 由于这种芯片在容量不会太大, 因此其速度也不可能很快。新型的 FIFO 芯片是基于 RAM 结构的大规模集成( LSI) 电路, 其内部存储单元使用一个双端口 RAM, 具有输入和输出两套数...