电脑桌面
添加小米粒文库到电脑桌面
安装后可以在桌面快捷访问

CMOS工艺流程

CMOS工艺流程_第1页
1/8
CMOS工艺流程_第2页
2/8
CMOS工艺流程_第3页
3/8
N 沟道金属氧化物半导体场效应晶体管(NMOSFET)工艺流程: 半导体元件制造过程可分为 前段(Front End)制造过程: 1.晶圆处理制程(Wafer Fabrication;简称 Wafer Fab) 2.晶圆针测制程(Wafer Probe); 后段(Back End): 1.构装(Packaging)、 2.测试制程(Initial Test and Final Test) 而本次课程设计主要重点在于前段晶圆的处理制作过程,故N 沟道金属氧化物半导体场效应晶体管(NMOSFET)工艺流程,概括的说就是先场氧,后栅氧,再淀多晶si,最后有源区注入。 一.硅片的选取: 一般采用轻参杂的p型Si衬底,晶向<100>,ρ=30~50Ω.cm。 晶圆(晶片)的生产由砂即(二氧化硅)开始,经由电弧炉的提炼还原成 冶炼级的硅,再经由盐酸氯化,产生三氯化硅,经蒸馏纯化后,透过慢速分解过程,制成棒状或粒状的「多晶硅」。一般晶圆制造厂,将多晶硅融解 后,再利用硅晶种慢慢拉出单晶硅晶棒。一支85 公分长,重76.6 公斤的 8 寸硅晶棒,约需 2 天半时间长成。经研磨、抛光、切片后,即成半导体之原料晶圆片 二. 初始氧化 1.SiO2 层厚度250 A: SiO2作用: a.杂质扩散掩蔽膜 b.器件表面保护或钝化膜 c. MOS 电容的介质材料 d. MOSFET 的绝缘栅材料 e.电路隔离介质或绝缘介质 SiO2制备: 实际生产—干氧-湿氧-干氧工艺。好处:既保证了 SiO2的质量,又提高了氧化速度。 2.氧化后淀积 Si3N4,Si3N4 厚度1400 A。 目的:选择性氧化的掩蔽膜。 LPCVD Si3N4薄膜工艺: ①反应剂: SiH2Cl2 + NH3 → Si3N4+H2+HCl ②温度:700-900 ℃; ③速率:与总压力(或 pSiH2Cl2)成正比; ④特点:密度高;不易被稀HF 腐蚀;化学配比好;保形覆盖; ⑤缺点:应力大; 三. 光刻 场区光刻,刻掉场区的 Si3N4,不去胶,阻挡离子注入。 1.涂光刻胶: 2.掩膜版 3.光刻: 4.刻蚀Si3N4: 5.去掉光刻胶: 四. 场区注硼 250 A 的SiO2 防止隧道效应 注硼是为了提高场区的表面浓度,以提高场开启 优点:工艺简单 问题:隔离区较宽,使IC 的有效面积减少,不利于提高集成度 隔离扩散引入了大的集电区-衬底和集电区-基区电容,不利于IC 速度的提高。 五. 场区氧化,8500 A 氧化层是热生长形成的,此时硼将继续推进,Si3N4 阻挡氧化。由于Si:SiO2=0.44:1(体积比),这种做法可以降低台阶高度,称为准等平面工艺 优点:1.可以减小表面的台阶高度;2.一次光刻完成的。 缺点...

1、当您付费下载文档后,您只拥有了使用权限,并不意味着购买了版权,文档只能用于自身使用,不得用于其他商业用途(如 [转卖]进行直接盈利或[编辑后售卖]进行间接盈利)。
2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。
3、如文档内容存在违规,或者侵犯商业秘密、侵犯著作权等,请点击“违规举报”。

碎片内容

CMOS工艺流程

确认删除?
VIP
微信客服
  • 扫码咨询
会员Q群
  • 会员专属群点击这里加入QQ群
客服邮箱
回到顶部