DSPBuilder设计过程VIP专享

6.2.2 DSP Builder 设计流程 DSP 设计者可以使用DSP Builder 和Quartus Ⅱ软件单独进行硬件设计。DSP Builder 提供了一个无缝链接的设计流程，允许设计者在 Matlab 软件中完成算法设计，在 Simulink 软件中完成系统集成，然后通过 SignalCompiler 模块生成在 Quartus Ⅱ软件中可以使用的硬件描述语言文件。使用DSP Builder 工具，设计者可以生成寄存器传输级(RTL)设计，并且在 Simulink 中自动生成 RTL 测试文件。这些文件是已经被优化的预验证 RTL 输出文件，可以直接用于 Altera Quartus Ⅱ软件中进行时序仿真比较。这种开发流程对于没有丰富可编程逻辑设计软件开发经验的设计者来说非常直观、易学。 DSP Builder 具备一个友好的开发环境，它可以通过帮助设计帅创建一个 DSP设计的硬件表示来缩短 DSP 开发的周期。现有的 Matlab 功能和Simulink 块与Altera 的DSP Builder块和Altera的知识产权(IP)MegaCore功能块组合在一起，从而把系统级的设计和DSP 算法的实现连接在一起。DSP Builder 允许系统、算法和硬件设计共享一个通用的开发平台。 在 DSP Builder 中，设计者可以使用DSP Builder 中的块来为 Simulink 中的系统模型创建一个硬件。DSP Builder 中包含了按位和按周期精确的 Simulink 块，这些块覆盖了最基本的操作，例如运算和存储功能。通过使用MageCore 功能，复杂的功能也可以被集成进来。MegaCore 功能支持 Altera 的 IP 评估特性，用户在购买授权之前可以进行功能和时序上的验证。 (1) OpenCore 使工程师能够不用任何花费在 Quartus Ⅱ软件中测试 IP 核，但不能生成器件的编程文件，从而无法在硬件上测试 IP 核。 (2) OpenCore Plus 是增强的 OpenCore，可以支持免费在硬件上对 IP 进行评估。这个特性允许用户为包含了 Altera MageCore 功能的设计产生一个有时间限制的编程文件。通过这个文件，设计者可以在购买授权许可之前就在板级对 MegaCore 功能进行验证。 DSP Builder 的 SignalCompiler 块读入 Simulink 模型文件(.mdl)，该模型文件是用DSP Builder 和MegaCore 块生成的，然后生成 VHDI 文件和Tcl 脚本文件，用于综合、硬件的实现以及仿真。 图 6.8 所示为 DSP Builder 的设计流程。 6.3 DSP Builder 设计过程 本节利用DSP Builder 软件提供的一个幅度调制设计实例来说明 DSP Builder 设计过程。该设计实例文...