下载后可任意编辑 1 引 言20 世纪末，电子技术获得了飞速的进展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的进展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。课堂智能响铃系统走时精度高，稳定性好，有用方便，不需要常常调教，这种响铃具有时、分、秒计数显示功能，以 24小时循环计时，时钟计数显示时有 LED 灯的花样显示，具有调节小时、分钟及清零的功能以及整点报时功能。1.1 课程设计目的作为通信专业的学生，通过这次 EDA 方面的课程设计，可以提高我们对 EDA 领域及通信电路设计领域的认识，有利于培育我们在通信电路 EDA 方面的设计能力。一人一题特别有利于锻炼我们独立分析问题和解决问题的能力。设计过程的复杂加老师的严格要求有益于培育我们严谨的工作作风。本次课题是计算机组成原理的课程设计，旨在通过自己对所需功能芯片的设计与实现来巩固以前所学的计算机硬件基础知识，同时也提高动手实践的能力，还有为将来进行更大规模更复杂的开发积累经验。1.2 课程设计内容本次设计以智能打铃为主，实现时钟计数：完成时、分、秒的正确计时并且显示所计的数字；对秒、分——60 进制计数，即从 0 到 59 循环计数，时钟——24 进制计数，即从 0 到 23 循环计数，并且在数码管上显示数值。以及时间设置：手动调节分钟、小时，可以对所设计的时钟任意调时间，这样使数字钟真正具有使用功能。我们可以通过实验板上的键 7 和键 4 进行任意的调整，因为我们用的时钟信号均是 1HZ 的，所以每 LED 灯变化一次就来一个脉冲，即计数一次。清零功能：reset 为复位键，低电平常实现清零功能，高电平常正常计数。可以根据我们自己任意时间的复位蜂鸣器在整点时有报时信号产生，蜂鸣器报警，产生“滴答.滴答”的报警声音。LED 灯在时钟显示时有花样显示信号产生。即根据进位情况，LED 不停的闪耀，从而产生“花样”信号。1下载后可任意编辑2 理论基础2.1 Verilog HDL 语言概述Verilog HDL 是一种硬件描述语言（HDL:Hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言。Verilog HDL 就是在用途最广泛的 C 语言的基础上进展起来的一种件描述语言， 1983 年，Gateway Design Automation（GDA）硬件描述语言公司的 Philip Moorby 首创了 Verilog HDL。后来 Moorby 成...
