浅谈上、下拉电阻的作用 • • 油菜 no1 • 14 位粉丝 • 1 楼 浅谈上、下拉电阻的作用 上下拉电阻： 1、当 TTL 电路驱动 COMS 电路时，如果 TTL 电路输出的高电平低于 CMOS 电路的最低高电平（一般为 3.5V），这时就需要在 TTL 的输出端接上拉电阻，以提高输出高电平的值。 2、OC 门电路必须加上拉电阻，以提高输出的高电平值。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在 CMOS 芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑 以上三点,通常在 1k 到 10k 之间选取。对下拉电阻也有类似道理 电阻的具体取值怎么计算的？ 上拉电阻是不是应该是接 Vcc 再接电阻，然后接到管脚上的？ 一般上下拉的电阻取值都有个特定的范围,不能太大,也不能太小.都在几 K 到几十 K 之间吧,具体的还要看电路要求. 至于接法,上拉电阻简单来说就是把电平拉高，通常用 4.7－10K 的电阻接到 Vcc 电源，下拉电阻则是把电平拉低，电阻接到 GND 地线上。所以是接电源或者接地,再接到需要拉高或者拉地电平的节点上的. 一般说来，不光是重要的信号线，只要信号在一段时间内可能出于无驱动状态，就需要处理。 比如说，一个 CMOS 门的输入端阻抗很高，没有处理，在悬空状况下很容易捡拾到干扰，如果能量足够甚至会导致击穿或者闩锁，导致器件失效。祈祷输入的保护二极管安全工作吧。如果电平一直处于中间态，那输出就可能是不确定的情况，也可能是上下 MOS 都导通，对器件寿命造成影响。 总线上当所有的器件都处于高阻态时也容易有干扰出现。因为这时读写控制线处于无效状态，所以不一定会引起问题。你如果觉得自己能够接受的话也就将就了。但是这时你就要注意到，控制线不能悬空，不然…… TTL 电路的输入端是一个发射极开路引出的结构，拉...
