时序逻辑电路模块 6-1一、填空题（每空 2 分，共 18 分）1、时序逻辑电路通常包含电路和电路两部分组成
2、时序逻辑电路的基本构成单元是
3、构造一个模 6 计数器，电路需要个状态，最少要用个触发器,它有个无效状态
4、四位扭环形计数器的有效状态有个
5、移位寄存器不但可，而且还能对数据进行
二、判断题（每题 2 分，共 10 分）1、时序逻辑电路的输出状态与前一刻电路的输出状态有关，还与电路当前的输入变量组合有关
2、同步计数器的计数速度比异步计数器快
3、移位寄存器不仅可以寄存代码，而且可以实现数据的串-并行转换和处理
4、双向移位寄存器既可以将数码向左移，也可以向右移
5、由四个触发器构成的计数器的容量是 16三、选择题（每题 3 分，共 18 分）1、同步时序电路和异步时序电路比较，其差异在于后者（）
A■没有触发器 B■没有统一的时钟脉冲控制C
没有稳定状态 D■输出只与内部状态有关2、时序逻辑电路中一定是含（）A
组合逻辑电路 C
移位寄存器 D
译码器3、8 位移位寄存器，串行输入时经（）个脉冲后，8 位数码全部移入寄存器中
4、计数器可以用于实现（）也可以实现（）
A．定时器 B．寄存器 C．分配器 D．分频器5、用 n 个触发器构成扭环型计数器，可得到最大计数长度是（）
A、nB、2nC、2nD、2n-16、一个 4 位移位寄存器可以构成最长计数器的长度是（）
四、时序逻辑电路的分析（34 分）分析下图所示时序逻辑电路，写出电路的驱动方程、状态方程和输出方程画出电路的状态转换图，说明电路实现的的逻辑功能
A 为输入变量
五、计数器的分析题（20 分）集成 4 位二进制加法计数器 74161 的连接图如图所示，LD 是预置控制端;DO、D1、D2、D3 是预置数据输入端；Q3、Q2、Q1、Q0 是触发器的输出端，Q0 是最低位，Q3 是最高
