课 程 设 计 任 务 书 （2011 ~2012 第三学期） 设 计 题 目： EDA与数字系统课程设计 学 院 名 称： 电气与自动化工程学院 专 业（班 级）： 自动化2010级 姓 名（学 号）： 李本炫 起 讫 日 期：2012年6 月 18日－2012年 7月18日 指 导 教 师： 刘春 朱维勇 系（教研室）负责人： 下发任务书日期 2012 年 6月 18日 合肥工业大学课程设计任务书 设计题目 EDA与数字系统课程设计 主要内容 了解各种PLD器件的基本结构，掌握MAX+Plus2的使用方法，用图形输入法和Verilog HDL完成规定的基本练习题，在此基础上完成一个数字系统设计题的设计、仿真、下载（FPGA实现）。 应收集的资 料 1.《EDA与数字系统设计》李国丽 朱维勇 栾铭主编 2.《数字电子技术基础》 阎石主编 设计 进度 计划 讲课： EDA简介 实验一：Max+Plus2使用练习，完成一个简单门电路的图形设计输入、编译、仿真、管脚分配、下载。（4学时） 实验二：图形设计输入3-8 译码器, 同步十进制加法计数器、同步六十进制计数器。 用六十进制计数器制作十二进制计数器（01～12），二十四进制计数器（00～23）和百进制计数器。设计输入、编译、仿真、管脚分配、下载。（8 学时） 实验三：完成以上实验的Verilog HDL 设计输入。（4 学时） 实验四：完成扫描显示 1-4-1，1-4-2。 （4 学时） 讲课：布置一个数字系统设计题，讲解设计要求、原理框图、设计提示。 方案设计、设计调试、下载验证。（12 学时） 设计考核验收，写课程设计报告。(2 学时)， 主要参考文 献 1 李国丽编，《EDA 与数字系统设计》，2008 2 王金明编，《数字系统设计与Verilog HDL》北京：电子工业出版社，2002 3 潘松，《EDA 技术实用教程》北京：科学出版社，2002 指导教师意 见 按 照 设计进度计划要求完成每 一步任务 备 注 目录 一． 摘要 二． 实验一 Max+Plus2使用练习 三． 实验二 3-8译码器 四． 实验三 用74161实现十进制加法计数器 五． 实验四 六十进制加法计数器 六． 实验五 设计一个电路，使八个数码管依次显示0、1、2、…A、B、…E、F。 七． 实验六 设计一个电路，使两个数码管显示112的十二进制计数，两个数码管显示059的六十进制计数。 八． 设计题目：数字频率计 1. 设计要求 2. 设计思路与原理 3. 设计方案 1） 总体电路图 2） 各部分电路图及功能说明 a....
