四位并行加法器实验报告

安徽大学计科院 《计算机组成原理》课程设计 实验设计报告 设计题目：四位并行加法器设计 班级：08 软件二班 小组成员：黄德宏（E 20814116） 胡从建（E 20814110） 指导老师：周勇 完成日期：2011-3-15 一．任务概述 1.1 设计题目概述： 四位并行加法器采用“超前进位产生电路”来同时形成各位进位，从而实现快速加法。超前进位产生电路是根据各位进位的形成条件来实现的。它不需要依靠低位进位来到后在进行高位进位，而是根据各位输入同时产生进位，改变了进位逐位传送的方式，明显提高了加法器的工作速度。 1.2 设计任务： 通过小组合作讨论，利用MuxPlus2 软件设计画出四位并行加法器原理图，在实验箱上连线,实现 4 位二进制数相加并得到正确的结果. 1.3 设计目的： ○1 掌握 MaxPlus2 软件的使用方法,并以此为工具进行设计电路原理图. ○2 了解加法器的工作原理，掌握超前进位产生电路的设计方法. ○3 正确将电路原理图下载到试验箱中. ○4 正确通过实验箱连线实现 4 位二进制数的相加并得到正确结果. ○5 增强小组协作的能力以及对知识探求的兴趣。 ○6 完成设计实验报告. 1.4 设计思路： 加法器是计算机的基本运算部件之一。 若不考虑进位输入,两数码Xn,Yn相加称为半加,如下图为半加其功能表: Xn Yn Hn 0 0 0 1 0 1 0 1 1 1 1 0 (a) 半加器功能表 (b)半加器逻辑图 (c)用异或门实现半加器 将Xn Yn 以及进位输入Cn-1 相加称为全价，其功能表如下图： Xn Yn Cn-1 Fn Cn 0 0 0 0 0 0 0 1 1 0 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 1 1 1 0 0 1 1 1 1 1 1 a.（全加器功能表） (b) 全加器的逻辑图 (c)全加器的全加和Fn 也可用异或门表示 由功能表可得全加和Fn 和进位输出 Cn 表达式： Fn=Xn Yn Cn-1+ Xn Yn Cn-1+ Xn Yn Cn-1+ Xn Yn Cn-1 Cn= Xn Yn Cn-1+ Xn Yn Cn-1+ Xn Yn Cn-1+ Xn Yn Cn-1 Fn 还可以用两个半加器来形成： Fn =Xn ○+ Yn ○+ Cn -1 如此，将 n 个全加器相连可得 n 位加法器，如图： 但加法时间较长，只是因为其位间进位使串行的传送的，本位全加和Fi 必须等低位进位 Ci-1 来到后才能进行，加法时间与位数有关，只有改变进位逐位传送，才能提高加法器的工作速度。因此，只要使各位的进位不需依赖上一个进位即可。 二．设计实现 2.1 设计原理： 设...