电脑桌面
添加小米粒文库到电脑桌面
安装后可以在桌面快捷访问
标签“加法器”的相关文档,共17条
  • 八位二进制加法器课程设计

    八位二进制加法器课程设计

    长 安 大 学 电子技术课程设计 课题名称 _ _ _ _ _ _ _ _ _ _ _ _ _ _ 班 级 _ _ _ _ _ _ _ _ _ _ _ _ ...

    2025-02-201721.43 MB15
  • 实验一四位串行进位加法器的设计实验报告

    实验一四位串行进位加法器的设计实验报告

    实验一 四位串行进位加法器的设计 一、实验目的 1. 理解一位全加器的工作原理 2. 掌握串行进位加法器的逻辑原理 3. 进一步熟悉Quar...

    2025-02-18130166.29 KB2
  • 一款DSP硬核中加法器的全定制设计的开题报告

    一款DSP硬核中加法器的全定制设计的开题报告

    精品文档---下载后可任意编辑一款 DSP 硬核中加法器的全定制设计的开题报告1.项目背景数字信号处理(DSP)是实现数字信号数字化、处理、...

    2025-02-1210811.81 KB5
  • 四位并行加法器设计

    四位并行加法器设计

    安徽大学计算机科学与技术学院 《计算机组成原理》 课程设计、实践设计报告 学生学号: E20814108、E20814098 学生姓名: 蒋 信、许...

    2025-02-10155461.6 KB30
  • 四位并行加法器实验报告

    四位并行加法器实验报告

    安徽大学计科院 《计算机组成原理》课程设计 实验设计报告 设计题目:四位并行加法器设计 班级:08 软件二班 小组成员:黄德宏(E 2...

    2025-02-10178601.09 KB28
  • CMOS数字集成电路设计_八位加法器实验报告

    CMOS数字集成电路设计_八位加法器实验报告

    CMOS数字集成电路设计 课程设计报告 学 院:****** 专 业:****** 班 级:****** 姓 名:Wan g Ke q in 指导老师:****** ...

    2025-01-281681.59 MB5
  • 8421BCD码加法器

    8421BCD码加法器

    电子线路课程设计(报告) 题目 8421BCD码加法器 系 别 物理与电子科学系 专 业 电子科学与技术 班 级 08 电科(4)班 学 号...

    2025-01-27157526.56 KB11
  • 层次化4位加法器设计VHDL

    层次化4位加法器设计VHDL

    2011-2012 年北京工业大学实验学院EDA 实验设计报告 1 课 程 设 计 说 明 书 学院 专业 题目 学号 姓名 同组人员 报告完...

    2024-12-28196608.57 KB4
  • 加法器、减法器

    加法器、减法器

    南京铁道职业技术学院 2 0 1 3 届 全 国 电 子 竞 技 大 赛 创 新 培 训 1 南京铁道职业技术学院 创新电子培训 项 ...

    2024-12-231823.93 MB13
  • 四位二进制加法器课件设计

    四位二进制加法器课件设计VIP

    1 课题名称与技术要求课题名称 :四位二进制加法器设计技术要求 :1)四位二进制加数与被加数输入2)二位数码管显示摘要本设计通过八个开...

    2024-11-21189562.38 KB14
  • 九年级信息技术 第3课 设计加法器 导学案全国通用

    九年级信息技术 第3课 设计加法器 导学案全国通用VIP

    第一单元VisualBasic初步第3课设计加法器导学案【课前延伸】课前认真预习课本,结合上节课所学知识完成以下问题。1、本节用到的文本框与标...

    2024-11-1114940.5 KB17
  • 加法器实验报告

    加法器实验报告 VIP

    此资料由网络收集而来,如有侵权请告知上传者立即删除。资料共分享,我们负责传递知识。加法器实验报告篇一:加法器实验报告实验__一__...

    2024-11-1014224.5 KB15
  • 16位超前进位加法器实验报告

    16位超前进位加法器实验报告VIP

    ..实验名称:十六位超前进位加法器一、实验目的设计、验证并优化16位超前进位加法器的逻辑功能。二、实验原理1、1位全加器原理全加器的求和...

    2024-11-04190884.35 KB24
  • 四位二进制加法器实验

    四位二进制加法器实验VIP

    一、实验目的1.学习FPGA的设计方法;2.掌握利用VerilogHDL设计逻辑电路的能力。二、实验所用组件Basys2开发板(芯片为XC3S100E,封装为CP...

    2024-10-2368147 KB7
  • 加法器实验报告

    加法器实验报告VIP

    实验三加法器的设计与仿真一、实验目的熟悉QuartusⅡ仿真软件的基本操作,用逻辑图和VHDL语言设计加法器并验证。二、实验内容1、熟悉Quartu...

    2024-10-21152503.5 KB7
  • 全加器构成十进制加法器

    全加器构成十进制加法器VIP

    上海xxx学院《硬件系统设计》上机实验报告(五)姓名:学号:班级:成绩:实验名称:全加器及其应用实验地点:实验设备:(计算机型号)(...

    2024-10-15150187 KB9
  • 八位加法器设计实验报告

    八位加法器设计实验报告VIP

    实验四:8位加法器设计实验1.实验目的:熟悉利用quartus原理图输入方法设计简单组合电路,掌握层次化设计方法。2.实验原理:一个八位加法器...

    2024-10-11511.09 MB21
确认删除?
VIP
微信客服
  • 扫码咨询
会员Q群
  • 会员专属群点击这里加入QQ群
客服邮箱
回到顶部