脉冲波形发生器的设计

一、设计要求、目的 1、目的 1、 学习数字电路中计数器、译码器、数据选择器、寄存器、分频电路、555 定时器、等单元电路的综合运用。 2、 熟悉脉冲波形的产生和变换的原理。 3、了解简单数字系统实验、调试的方法。 2、设计要求 1、 用 555 定时器和阻容元件构成一个多谐振荡器，要求震荡频率为1Hz。 2、 用 74163 构成 6 分频电路，要求输入时钟为 1Hz，输出信号频率为 0.1666666Hz ，脉宽与输入时钟相同。 3、 利用 1、2 题的结果，再加 8 选 1 数据选择器（74151）构成一个序列信号发生器，要求循环产生 011010 序列码。 4、利用题 1 产生的时钟，再加 74163 计数器和 74138 译码器构成 8 路脉冲分配器。 二、参考元器件 二进制计数器（74163）、 双向移位寄存器（74194）、3-8 译码器（74138）、 555 定时器、 8选 1 数据选择器（74151）、电阻：10k~100k 两个（阻值自选）、电容 0.01uf 和 10uf 各一个、门若干 三、方案选择与论证 方案（一）： 由 555 定时器和外接元件 R1、R2、C 构成多谐振荡器，脚 2 与脚 6 直接相连。为了提高定时器的比较电路参考电压的稳定性通常在 5 脚与地之间接有 0.01µf 的滤波电容,以消除干扰.电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过 R1、R2 向 C 充电，以及C 通过 R2 向放电端 Ct 放电，使电路产生振荡。电容 C 在 1/3VCC 和 2/3VCC 之间充电和放电，其波形如图 15—3(b)所示。输出信号的时间参数是 T＝twl+tw2，twl＝0.7(R1 十 R2)C，tw2＝0.7R2C。555 电路要求 Rl 与 R2 均应大于或等于 1KΩ，但 R1+R2 应小于或等于 3.3MΩ。 外部元件的稳定性决定了多谐振荡器的稳定性，555 定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力。 多谐振荡器 计数器可以对计数脉冲分频，改变计数器的模便可以改变分频比。根据这个原理，可以用集成计数器构成分频比可变的分频器，即可编程分频器.74163 是具有同步清零功能的 4 位二进制同步加计数器.逻辑引脚图中 Rd 是异步清零端,LD 是预制数控制端.A B C D 是预制数据输入端,EP 和 ET 是计数使能控制端,它具有同步清零和同步并行预制数功能 ,在构成六分频电路中我用的是它的同步清零功能 .通过利用多个与非门来构成六分频电路 . 74151 是一种典型的集成电路数据选择器,它有 3 个地址...