2024年数字电路与逻辑设计实验报告VIP专享

实验 报告书 课程名称 数字电路与逻辑设计 专 业 计算机科学与技术 班 级 2 姓 名 刘 腾 飞 学 号 09030234 指导老师 王 丹 志 成 绩 2024 年 年 11 月 月 10 日 实验题目 译码器、数据选择器及其应用 一、实验目的 1、掌握中规模集成译码器与数据选择器的逻辑功能与使用方法 2、熟悉数码管的使用 3、学习用数据选择器构成组合逻辑电路的方法 二 、实验原理 1 1 、中规模集成译码器 74 LS 138 74LS138 是集成 3 线－8 线译码器，在数字系统中应用比较广泛。图-1 是其引脚排列。其中 A2 、A1 、A0 为地址输入端， 0Y～ 7Y 为译码输出端，S1、2S、3S 为使能端。 图-1 74LS138 真值表图-2 如下 图- 2 74HC138 工作原理为当 S1=1，S— 2+S — 3=0 时，器件使能，电路完成译码功能，输出低电平有效。当 S=0，S— 2+S — 3=X 时，或 S1=1, S— 2+S — 3=1,译码器被禁止，所有输出同时为 1 2 2 、 双 4 4 选 1 1 数据选择器 74LS153 所谓双 4 选 1 数据选择器就是在一块集成芯片上有两个 4 选 1 数据选择器。引脚排列如图-3 所示，功能表如图-4 所示。 图-3 输入 输出 S— A1 A0 Q 1 0 0 0 0 X 0 0 1 1 X 0 1 0 1 0 D0 D1 D2 D3 图-4 1S— 、2S — 为两个独立的使能端；A1、A0 为两个公用的地址输入端；1D0~1D3 和2D0~2D3 分别为两个 4 选 1 数据选择器的数据输入端；Q1、Q2 为两个输出端。 当使能端 1S— （2S — ）=1 时，多路开关被禁止，无输出，Q=0。 当使能端 1S— （2S — ）=0 时，多路开关正常工作，根据地址码 A1、A0 的状态，将相应的数据 D0~D3 送到输出端 Q。 3 3 、8 8 选 1 1 数据选择器 74LS151 74LS151 为互补输出的 8 选 1 数据选择器，引脚排列如图-5 所示，功能表如图-6 所示。 图-5 图-6 选择控制端（地址端）为 A2~A0，按二进制译码，从 8 个输入数据 D0~D7 中，选择一个需要的数据送到输出端 Q，S— 为使能端，低电平有效。 使能端 S—=1 时，不论 A2~A0 状态如何，均无输出，多路开关被禁止。 使能端 S—=0 时，多路开关正常工作，根据地址码 A2、A1、A0 的状态选择 D0~D7 中某一个通道的数据输送到输出端 Q。 三 、实验设备及器件 ● 硬件 PC 机一台 ● 软 件 QuartusⅡ0 集 成 开 发 环 境 四...