基于单片机的复杂可编程逻辑器件快速配置方法摘要:介绍基于 SRAM 的可重配置 CPLD 的原理,通过对多种串行配置的比拟,提出了由单片机和 FLASH 存储器组成的串行配置方式,并从系统复杂度、可靠性和经济性等方面进行了比拟和分析
关键词:复杂可编程逻辑器件 静态随机存储器 被动串行 基于 SRAM〔静态随机存储器〕的可重配置 PLD〔可编程逻辑器件〕的出现,为系统设计者动态改变运行电路中PLD 的逻辑功能制造了条件
PLD 使用 SRAM 单元来保存配置数据
这些配置数据决定了 PLD 内部的互连关系和逻辑功能,改变这些数据,也就改变了器件的逻辑功能
由于 SRAM 的数据是易失的,因此这些数据必须保存在 PLD 器件以外的 EPROM、EEPROM或 FLASH ROM 等非易失存储器内,以便使系统在适当的时候将其下载到 PLD 的 SRAM 单元中,从而实现在电路可重配置ICR〔In-Circuit Reconfigurability〕
本文介绍笔者设计的 PLD ICR 控制电路,它不但线路结构简洁、开发容易、体积小、本钱低,并且在图 2 介绍的 ICR 控制电路中,其存储 PLD 配置数据的 FLASH 存储器采纳并行总线,交换速度较快
然而 PLD 配置数据较大,通常都在数十千字节以上
如何提高图 2 介绍的 ICR 控制电路的配置速度,使系统上电后的最短的时间内完成配置而进入正常工作状态,软件设计上的一个重点
1 基于 SRAM 的可重配置 CPLD 的结构与原理 早期的可编程逻辑器件大多采纳紫外线可擦除只读存储器〔EPROM〕和电可擦除只读存储器〔EEPROM〕方式
如GAL 系列、EPF7064、EPF7128 等
由于其结构简单、规模小,只能完成简单数字逻辑功能
此后,出现了一类结构上稍复杂的基于 SRAM 存储器的可编程芯片,即复杂可编程逻辑器件