电脑桌面
添加小米粒文库到电脑桌面
安装后可以在桌面快捷访问

下载-E空间-电子工程师的设计灵感之源VIP免费

下载-E空间-电子工程师的设计灵感之源_第1页
1/8
下载-E空间-电子工程师的设计灵感之源_第2页
2/8
下载-E空间-电子工程师的设计灵感之源_第3页
3/8
第1页共8页编号:时间:2021年x月x日书山有路勤为径,学海无涯苦作舟页码:第1页共8页AD9852的引脚说明:D7—D0:Pin1—8,并行编程模式下的8位并行数据I/O口。A0—A5:Pin14—19,并行编程模式下的6位并行地址口。其中,Pin17与串行通信的复位端复用,Pin18与串行数据输出口复用(3线模式),Pin19与串行数据I/O口复用((2线模式)。DVDD:Pin9,10,23,24,25,73,74,79,80,数字电路电源端,相对于数字地3.3V供电,3.135V—3.465V可保证设计指标。DGND:Pinll,12,26,27,28,72,75,76,77,78,数字地。AVDD:Pin31,32,37,38,44,50,54,60,65,模拟电路电源端,相对于模拟地3.3V供电,3.135V—3.465V可保证设计指标。电路设计时,应加强DVDD和AVDD之间的去藕,以防噪声相互串扰。AGND:Pin33,34,39,40,41,45,46,47,53,59,62,66,67,模拟地。NC:Pin13,35,57,58,63,内部无连接的引脚,布线时可以悬空。I/OUD:Pin20,频率更新端口。要向AD9852寄存器内写数据,先是写到端口的缓冲器里,等工作模式所需的数据写完后,再在此引脚上加一持续至少8个系统时钟周期的高电平,使DDS芯片按照所设置的方式运行。频率更新也可以设置成内部更新模式,这时DDS按照UDC寄存器设置的值定时自动更新频率,同时输出持续8个系统时钟周期高电平的同步信号。WRB/SCLK:Pin21,并行模式下的读控制端,与串行模式时钟信号输入端复用。RDB/CSB:Pin22,并行模式下的写控制端,与串行模式片选端复用。FSK/BPSK/HOLD:Pin29,多功能复用引脚。FSK工作模式下,低电平选择频率F1,高电平选F2;BPSK模式时,低电平选相位1,高电平选相位2;Chirp模式时,高电平使DDS输出保持当前频率。SHAPEDKEYING:Pin30,高电平使DDS输出有一个调幅过程,若电路设计为低电平,DDS将没有输出。VOUT:Pin36,高速比较器输出端。VINP:Pin42,比较器正电压输入端。VINN:Pin43,比较器负电压输入端。IOUTl:Pin48,余弦DAC单极电流输出端。IOUTIB:Pin49,余弦DAC单极电流互补输出端。IOUT2B:Pins51,控制DAC单极电流互补输出端。IOUT2:Pin52,控制DAC单极电流输出端。DACBP:Pin55,DAC旁路电容连接端。从该端口串接一0.01uF电容到AVDD可以改变SFDR性能。DACRSET:Pin56,DAC满幅输出设置:RsET=39.9/IouT。PLLFILTER:Pin61,串接1.3k。电阻和0.01uF到AVDD(Pin60),构成参考源倍频PLL环路滤波器的零补偿网络。DIFFCLK:Pin64,差分时钟使能端,高电平有效。AD9852的时钟输入有两种方式:单端正弦输入和差分输入,具体采用哪一种方式,通过它来选择。REFCLKB:Pin68,差分时钟的互补输入端。REFCLK:Pin69,单端时钟信号输入或差分时钟的另一输入端。S/PSELECT:Pin70,编程模式选择端。逻辑高选择并行模式。第2页共8页第1页共8页编号:时间:2021年x月x日书山有路勤为径,学海无涯苦作舟页码:第2页共8页MASTERRESET:Pin71AD9852的复位端,持续10个系统时钟周期的高电平可以准确复位,内部寄存器的状态为缺省状态。DDS模块设计DDS模块的设计是本系统的重点,也是本章阐述的重点。DDS模块主要是围绕芯片AD9852进行设计的,设计要求既要满足性能指标,还要求优化电路,减小电路面积,否则13路DDS共同存在会使系统体积显得较大。下面先介绍AD9852的基本特性。4.2.1AD9852介绍图4-2AD9852功能结构框图chart4-2AD9852functionandstructure如图4-2所示,AD9852内部包括一个具有48位相位累加器、一个可编程时钟倍频器、一个反sinc滤波器、两个12位300MHzDAC,一个高速模拟比较器以及接口逻辑电路。其主要性能特点如下:1.高达300MHz的系统时钟;2.能输出一般调制信号,FSK,BPSK,PSK,CHIRP,AM等;3.100MHz时具有80dB的信噪比;4.内部有4*到20*的可编程时钟倍频器;5.两个48位频率控制字寄存器,能够实现很高的频率分辨率。6.两个14位相位偏置寄存器,提供初始相位设置。7.带有100MHz的8位并行数据传输口或10MHz的串行数据传输口。AD9852的芯片封装图如下:第3页共8页第2页共8页编号:时间:2021年x月x日书山有路勤为径,学海无涯苦作舟页码:第3页共8页图4-3AD9852芯片封装图chart4-3AD9852chipencapsulationAD9852有40个程序寄存器,对AD9852的控制就是对这些程序寄存器...

1、当您付费下载文档后,您只拥有了使用权限,并不意味着购买了版权,文档只能用于自身使用,不得用于其他商业用途(如 [转卖]进行直接盈利或[编辑后售卖]进行间接盈利)。
2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。
3、如文档内容存在违规,或者侵犯商业秘密、侵犯著作权等,请点击“违规举报”。

碎片内容

下载-E空间-电子工程师的设计灵感之源

确认删除?
VIP
微信客服
  • 扫码咨询
会员Q群
  • 会员专属群点击这里加入QQ群
客服邮箱
回到顶部