第4章存储体系4.1基本概念4.2虚拟存储器4.3高速缓冲存储器4.4三级存储体系4.5存储系统的保护4.6本章小结第4章存储体系4.1基本概念4.1.1存储体系及其分支前面已经讲过，为了同时满足存储系统的大容量、高速度和低价格，需要将多种不同工艺的存储器组织在一起。虚拟存储器是因为主存容量满足不了要求而提出来的。在主存和辅存之间，增设辅助的软、硬件设备，让它们构成一个整体，所以也称之为主存-辅存存储层次，如图4-1所示。第4章存储体系图4-1主存-辅存存储层次第4章存储体系从CPU看，速度是接近于主存的，容量是辅存的，每位价格是接近于辅存的。因主存速度满足不了要求而引出了Cache存储器。在CPU和主存之间增设高速、小容量、每位价格较高的Cache，用辅助硬件将其和主存构成整体，如图4-2所示，称之为Cache存储器(或称为Cache-主存存储层次)。第4章存储体系图4-2Cache-主存存储层次第4章存储体系由二级存储层次可组合成如图4-3所示的多级存储层次。从CPU看，它是一个整体，有接近于最高层M1的速度，最低层Mn的容量，并有接近于最低层Mn的每位价格。第4章存储体系图4-3多级存储层次第4章存储体系4.1.2存储体系的构成依据为了使存储体系能有效地工作，当CPU要用到某个地址的内容时，总希望它已在速度最快的M1中，这就要求未来被访问信息的地址能预知，这对存储体系的构成是非常关键的。第4章存储体系4.1.3存储体系的性能参数为简单起见，以图4-4所示的二级存储体系(M1，M2)为例来分析。存储层次的每位价格为2M1M2M21M1SSScScc第4章存储体系图4-4二级存储体系的评价第4章存储体系存储层次的等效访问时间TA=。希望TA越接近于，即存储层次的访问效率e=/TA越接近于1越好。设CPU对存储层次相邻二级的访问时间比r=，则据此，可得e=f(r，H)的关系如图4-5所示。2A1A)1(THHT1AT1AT1A2A/TTrHHTHHTTTTeAA)1(1)1(2A11A1A第4章存储体系由图4-5可知，要使访问效率e趋于1，在r值越大时，就要求命中率H越高。为了降低对H的要求，可以减小相邻二级存储器的访问速度比，还可减小相邻二级存储器的容量比，也能提高H，但这与为降低每位平均价格而要求容量比要大相矛盾。第4章存储体系图4-5对于不同的r，命中率H与问效率e的关系第4章存储体系4.2.1虚拟存储器的管理方式虚拟存储器通过增设地址映像表机构来实现程序在主存中的定位。根据存储映像算法的不同，可有多种不同存储管理方式的虚拟存储器，其中主要有段式、页式和段页式三种。4.2虚拟存储器第4章存储体系1.段式管理程序都有模块性，一个复杂的大程序总可以分解成多个在逻辑上相对独立的模块。为了进行段式管理，每道程序在系统中都有一个段(映像)表来存放该道程序各段装入主存的状况信息。参看图4-6，段表中的每一项(对应表中的每一行)描述该道程序一个段的基本状况，由若干个字段提供。第4章存储体系假设系统在主存中最多可同时有N道程序，可设N个段表基址寄存器。对应于每道程序，由基号(程序号)指明使用哪个段表基址寄存器。段表基址寄存器中的段表基地址字段指向该道程序的段表在主存中的起始地址。图4-6示意性地表示了这一地址变换的过程。第4章存储体系图4-6段式管理的定位映像机构及地址的变换过程第4章存储体系分段方法能使大程序分模块编制，从而可使多个程序员并行编程，缩短编程时间，在执行或编译过程中对不断变化的可变长段也便于处理。分段还便于几道程序共用已在主存内的程序和数据，如编译程序、各种子程序、各种数据和装入程序等，不必在主存中重复存储，只需把它们按段存储，并在几道程序的段表中设置其公用段的名称及同样的基址值即可。第4章存储体系2.页式管理段式存储中各段装入主存的起点是随意的，段表中的地址字段很长，必须能表示出主存中任意一个绝对地址，加上各段长度也是随意的，段长字段也很长，这既增加了辅助硬件开销，降低了查表速度，也使主存管理麻烦。例如，主存中已有A、B、C三个程序，其大小和位置如图4-7所示，现有一长度为12KB的D道程序想要调入。第4章存储体系图4-7采用页式存储后D道程序仍可装入第4章存储体系假设系统内最...
