一种高速LVDS驱动电路的设计VIP免费

一种高速驱动电路的设计张俊安，杨毓军，俞宙，张瑞涛，付东兵，余金山(.模拟集成电路重点实验室,重庆；.中国电子科技集团公司第二十四研究所,重庆；.国防科技大学,长沙)摘要：介绍了一种采用μ工艺制作的高速()驱动电路。分析了开关时序和共模反馈对电路的影响，采用开关控制信号整形电路和基于“主从”结构的共模设置电路，得到适当的开关时序和较好的共模电平设置，使输出电路具有更小的过冲电压和更稳定的共模电平。该驱动电路用于位高速转换器芯片。样品电路测试表明，输出速率在时，驱动电路的指标满足标准。关键词：驱动电路；高速接口电路；共模反馈；模拟集成电路中图分类号：文献标识码：文章编号：()：(投稿编号)’,,,,,,(.,Chongqing,..;.,.,,..;.UniversityDefense,Changsha,..)：()μ..,..,,,.：;;;引言随着半导体工艺的发展，晶体管的特征尺寸不断下降，数字或混合信号集成电路芯片内部的工作速度已经达到几百到几的数量级。由于芯片的集成度高，内部元件及单元电路之间的距离近、连线短、寄生参数小，芯片内部数据的传输、处理可以采用电平信号。但是，在高速数据接口方面，由于内部信号要经过封装键合线、板上的连线以及通孔，才能与其他芯片连接，如果采用电平作为输出接口，则各种寄生参数会导致数据的上升下降时间以及多路数据之间的同步匹配等严重恶化。因此，一般采用电平作为数据接口，速度都在以下。()电路是一种具有低电平电压摆幅差分信号传输结构的电路。具有工作时驱动电流恒定、低功耗、低、抗噪声干扰等特点，其工作频率最高可达几。因此，电平已经成为高速数字或混合信号电路最常用的接口方式[]。文章第节主要介绍驱动电路的设计背景和基本原理，分析开关时序和共模反馈对电路的影响；第节介绍驱动电路中开关控制信号整形电路和基于“主从”结构的共模设置电路；第节介绍电路仿真和测试结果；第节给出结论。二号黑体五号楷体小五号宋体五号楷体五号黑体五号黑体小五号黑体四号加粗五号号斜体五号加粗五号加粗小五号小五号一级标题四号仿宋正文一律五号宋体小五号黑体小五号宋体小五号宋体2/5输出驱动电路的设计背景和基本原理输出驱动电路的设计背景本文介绍的驱动电路应用于位转换器芯片，电路功能框图如图所示。外部输入转换器的时钟信号通过一个÷除法器，产生一个的电平信号，为数字部分提供需要的时钟。驱动电路的作用是将分频后电平的时钟转换为电平的时钟输出。系统用户可以使用该时钟作为的时钟，或者作为数据同步信号，实现位转换器数字部分与外部的时钟同步。设计要求输出的电平时钟信号与标准兼容[]。÷21GHz500MHz1GHz电流舵D/A转换器数字部分LVDS接收电路LVDS驱动电路1GHz14位DACCPU/FPGA500MHz500MHz图驱动电路的应用输出驱动电路的基本原理在图所示的驱动电路中，、信号与、信号相位相反。这样的电平信号作用于四个开关，使和导通时和截止，反之亦然。当和之间通过传输连线接一个负载电阻(在接收端，阻值Ω)时，电流源中的电流会随着开关状态的不同从端通过负载电阻流向端，反之亦然。这样就产生了电平的输出。图中，在驱动电路的到端串联连接两个阻值相等的电阻(Ω)。这种结构一般在高速结构中使用，目的是为了和接收端的负载电阻(Ω)实现阻抗匹配，减少回波干扰。设计中，需要考虑的是和不能同时导通，否则会让电流源和电流沉瞬间短路，在输出波形上产生一个很大的过冲。因此，在实际设计中，如图所示，要先为低电平，将关闭，然后，才为低电平，让导通，反之亦然。由于开关时序非常重要，本文在电路设计时采用了一种开关控制信号整形电路来实现时序的要求。PADPADoutpoutnph1ph11ph2ph223.3VLVDS接收电路RL100100100mp42mp41mn4mn5图驱动电路基本结构3.3VvcmRCRCRLInIpVHVL图差分输出电压摆幅计算原理如图所示，根据电流源和电流沉节点的电流情况，可以得出：cmLHLnCLVVVVIRR()()式对应电流沉节点。HcmHLpCLVVVVIRR()()式对应电流源节点。()()式，整理后可得：HLHLpnCL2VVVVIIRR()当CLRR时，可以得到差分输出电压摆幅：pnHLL3IIVVR()对于本设计，CL100RR，pn3mAII，可得：二级标题五号黑体图题小五号宋体图形尺寸＜8cm3/5－()PAD...