嵌入式系统设计与实例开发VIP免费

1嵌入式系统设计与实例开发——ARM与C/OS-Ⅱ基本概念及设计方法2冯·诺依曼体系结构和哈佛体系结构CISC与RISC影响CPU性能的因素存储器系统I/O接口一、嵌入式系统硬件基础3典型嵌入式系统基本组成－硬件MPU微处理器电源模块时钟复位FlashRAMROMUSBLCDKeyboard外围电路Other外设41.1冯·诺依曼体系结构模型指令寄存器控制器数据通道输入输出中央处理器存储器程序指令0指令1指令2指令3指令4数据数据0数据1数据251.2哈佛体系结构指令寄存器控制器数据通道输入输出中央处理器程序存储器指令0指令1指令2数据存储器数据0数据1数据2地址指令地址数据61.3CISC和RISCCISC：复杂指令集（ComplexInstructionSetComputer）具有大量的指令和寻址方式8/2原则：80%的程序只使用20%的指令大多数程序只使用少量的指令就能够运行。RISC：精简指令集（ReducedInstructionSetComputer)在通道中只包含最有用的指令确保数据通道快速执行每一条指令使CPU硬件结构设计变得更为简单71.4影响CPU性能的因素：流水线、超标量和缓存流水线技术：几个指令可以并行执行提高了CPU的运行效率内部信息流要求通畅流动译码取指执行add译码取指执行sub译码取指执行cmp时间AddSubCmp8超标量执行超标量执行：超标量CPU采用多条流水线结构执行1预取指令CACHE译码2译码1执行2执行1预取译码2译码1执行2流水线1流水线2数据9高速缓存（CACHE）1、为什么采用高速缓存微处理器的时钟频率比内存速度提高快得多，高速缓存可以提高内存的平均性能。2、高速缓存的工作原理高速缓存是一种小型、快速的存储器，它保存部分主存内容的拷贝。CPU高速缓存控制器CACHE主存数据数据地址10总线和总线桥CPU低速设备桥数据高速总线存储器高速设备高速设备低速总线111.5存储器系统RAM：随机存取存储器，SRAM：静态随机存储器，DRAM：动态随机存储器1）SRAM比DRAM快2）SRAM比DRAM耗电多3）DRAM存储密度比SRAM高得多4）DRM需要周期性刷新ROM：只读存储器FLASH：闪存12SRAM和DRAM1）SRAM2）DRAMCSR/WAddrDataCSR/WCASDataRASAddr13输入输出接口I/OA/D、D/A键盘LCD存储器接口设备接口14例如USBUSB：UniversalSerialBus，通用串行总线大家生活中常见的与USB有关的东西有：U盘、移动硬盘、无驱型的MP3（U盘）USB接口的键盘、Mouse、打印机、数码相机……即插即用，热插拨，系统不需重启便可工作，且易于扩展（127个）USB2.0以低成本实现高达480Mb/s的传输率（USB1.1的全速设备可达12Mb/s）接口标准统一、端口供电15一个典型的USB通讯系统HOST系统HUBDEVICEDDEVICE应用软件+驱动程序Ms.Win+接口芯片HUBU盘其他数据采集器驱动代码+嵌入式处理器+HOST芯片HUBU盘其他数据采集器通用系统模型PC机中的情况嵌入式系统应用16二、嵌入式系统软件基础操作系统的分类嵌入式实时操作系统前台与后台多任务，任务优先级，调度非占先式与占先式、可重入型函数173.1操作系统的分类（1）顺序执行系统：系统内只含有一个程序，独占CPU的运行时间，按语句顺序执行该程序，直至执行完毕，另一程序才能启动运行。如DOS操作系统。（2）分时操作系统：系统内同时可以有多个程序运行，把CPU的时间分按顺序分成若干片，每个时间片内执行不同的程序。如UNIX（3）实时操作系统：系统内有多个程序运行，每个程序有不同的优先级，只有最高优先级的任务才能占有CPU的控制权。18按实时性分类强实时系统，其系统响应时间在毫秒或微秒级（数控机床）；一般实时系统，其系统响应时间在毫秒－几秒的数量级上，其实时性的要求比强实时系统要差一些（电子菜谱的查询）。弱实时系统，其系统响应时间约为数十秒或更长（工程机械）。191）循环轮询系统：（PollingLoop）最简单的软件结构是循环轮询，程序依次检查系统的每一个输入条件，一旦条件成立就进行相应的处理。Initialize()While(true){if(condition_1)action_1();if(condition_2)action_2();……if(condition_n)acition_n();}按软件结构分类202）事件驱动系统：（Event-Drivensystem）事件驱动系统是能对外部事件直接响应的系统。它包括前后台、实时多任务、多处理器等，是嵌入式实...