適用於消費性電子產品之低功率 USB 2.0 PHY IPLow Power USB 2.0 PHY IP for High-Volume Consumer ApplicationsSynopsys, Inc. Gervais Fong概觀在計算與消費性電子領域中，USB 協定已成為通用標準。設計團隊現今很少會嘗試設計自有的 USB 智慧財產 (intellectual property, IP)，使得此半導體IP 尚不足以稱為矽商品。Synopsys 導入第二代 USB 2.0 PHY IP 產品線 (稱 為 DesignWare® USB 2.0 nanoPHY)，更進一步針對行動裝置與大容量消費性應用，將低功率、面積、製造成本、及系統性能進行最佳化。此產品為設計者提供了 0.13 微米以下製程的高差異性 USB PHY 核心。引言 隨著 USB 在行動消費性裝置中逐漸普及，設計團隊在申請 IP 時必須考量許多關鍵標準，例如成本、系統性能(可互通性)、可靠度、以及功率。勤勉的技術 評估已成為「製造 vs. 購買」(make versus buy)決策的關鍵部份，除了最簡單的 IP 核心外。全球消費性電子市場的競爭動力，在於降低成本以及加速設計週期。因此，整體的設計生產力和 IP 所有權的總成本也是必須考慮的因素。舉例來說，雖然在大部分的專案中，避免設計重製(re-spins)是一般性的目標，但可靠度的問題，以現場失敗率(field failure)來看，也會對所有權的總成本產生重大的影響。製程良率則是另一個會對總成本造成顯著影響的因素。這兩個因素都直接地受USB PHY 的關鍵規格參數所影響。最後，對介面 IP 而言相當重要的要求就是可互通性(interoperability)。可互通性的問題不僅僅是滿足「商標」認證的要求。可互通性是設計規格與操作邊際的功能，能夠進一步影響裝置良率及製造生產的經濟效益。由於可攜式裝置需要更長的操作時間，在功率規格上的要求逐漸增加，IP 的低功率設計讓整體 SoC 功率預算(power budget) — 能夠維持對電池供電裝置如智慧型手機、MP3 隨身聽、數位相機、和隨身碟等等，是一個關鍵。在此商業與科技要求逐漸增加的架構下，Synopsys 導入了第二個 USB 2.0 PHY IP 產品線，針對要求低功率、低面積、與高利潤的可攜式與高容量應用最佳化。Synopsys 的 USB 2.0 PHY 產品線最新的 DesignWare 2.0 nanoPHY 是以 Synopsys 目前領導市場，通過180-nm、130-nm、及 90-nm CMOS 數位邏輯製程之認證的 USB 2.0 PHY 為基礎。由主要半導體公司、ASSP 製造商、與晶圓廠所選擇，目前的USB 2.0 PHY 產品線正大量生...
