XI 总线的设备和/或者。换言之，每个通道可以 效率的传输数据。通常是 图11-1 DMA 控制器的结构框图 11.2 DMA 源 该S3C6410 支持64 位DMA 源，如表11-1 所示。 表11-1 DMA 源 组 DMA 编号 源 描述 DMA0，SDMA0 0 DMA_UART0[0] UART0 DMA 源0 DMA0，SDMA0 1 DMA_UART0[1] UART0 DMA 源1 DMA0，SDMA0 2 DMA_UART1[0] UART1 DMA 源0 DMA0，SDMA0 3 DMA_UART1[1] UART1 DMA 源1 DMA0，SDMA0 4 DMA_UART2[0] UART2 DMA 源0 DMA0，SDMA0 5 DMA_UART2[1] UART2 DMA 源1 DMA0，SDMA0 6 DMA_UART3[0] UART3 DMA 源0 DMA0，SDMA0 8 DMA_PCM0_TX PCM0 DMA TX 源 DMA0，SDMA0 9 DMA_PCM0_RX PCM0 DMA RX 源 DMA0，SDMA0 10 DMA_I2S0_TX I2S0 TX DMA 源 DMA0，SDMA0 11 DMA_I2S0_RX I2S0 RX DMA 源 DMA0，SDMA0 12 DMA_SPI0_TX SPI0 TX DMA 源 DMA0，SDMA0 13 DMA_SPI0_RX SPI0 RX DMA 源 DMA0，SDMA0 14 DMA_HSI_TX MIPI HSI DMA TX 源 DMA0，SDMA0 15 DMA_HSI_RX MIPI HSI DMA RX 源 DMA1，SDMA1 0 DMA_PCM1_TX PCM1 DMA TX 源 DMA1，SDMA1 1 DMA_PCM1_RX PCM1 DMA RX 源 DMA1，SDMA1 2 DMA_I2S1_TX I2S1 TX DMA 源 DMA1，SDMA1 3 DMA_I2S1_RX I2S1 RX DMA 源 DMA1，SDMA1 4 DMA_SPI1_TX SPI1 TX DMA 源 DMA1，SDMA1 5 DMA_SPI1_RX SPI1 RX DMA 源 DMA1，SDMA1 6 DMA_AC_PCMou AC97 PCMout DMA 源 DMA1，SDMA1 7 DMA_AC_PCMin AC97 PCMin DMA 源 DMA1，SDMA1 8 DMA_AC_MICin AC97 MICin DMA 源 DMA1，SDMA1 9 DMA_PWM PWM DMA 源 DMA1，SDMA1 10 DMA_IrDA IrDA DMA 源 DMA1，SDMA1 11 Reserved DMA1，SDMA1 12 Reserved DMA1，SDMA1 13 Reserved DMA1，SDMA1 14 DMA_SECU_RX 安全 RX DMA 源 DMA1，SDMA1 15 DMA_SECU_TX 安全 TX DMA 源 移。 图11-2 由脉冲和单一请求组成的外设到内存的处理 这两个请求信号并非互相排斥的，该DMA 控制器监控器DMACBREQ，数据的数量左传输大于脉冲大小时，并当发生请求时，开始一个脉冲传输（来自外设）。当数据的数量左传输小于脉冲大小时，DMA 控制器监控DMACBREQ，并当发生请求时，开始单一传输。 5. 5. 在在 DMA 控制器的流控制下内存到外设的处理控制器的流控制下内存到外设...
